一、LVDS产品选择（论文文献综述）
甄淑琦[1]（2021）在《兼容多协议多电平可编程I/O接口设计技术研究》文中指出随着半导体工艺发展,更小的特征尺寸让制造商能够在每颗芯片上集成更多单元,芯片集成度已达到上百万门甚至上千万门。这对于专用集成电路（Application Specific Integrated Circuit,ASIC）来说,设计难度以及制造成本都显着增加,然而芯片集成度提高使得半定制的现场可编程门阵列（Field Programmable Gate Array,FPGA）计算能力和处理能力越来越强大;另一方面,半定制的FPGA开发周期更短,产品风险也更低,在工程应用中通过编程开发并与其它电路模块协同配合,就能够搭建起复杂的电子系统处理各种类型的数据,这体现出FPGA具有更好的应用兼容性和灵活性。在信息化高速发展的今天,高端处理器、5G网络、航空航天等越来越多的应用场景需要实时处理海量数据,而FPGA恰好适用于对吞吐量和传输速度要求较高的场合。FPGA的通用I/O接口作为FPGA与外部进行通信的重要模块,势必要能适应不同电压协议的应用需要和日益增加的传输速度。通用I/O接口主要由两部分组成:输入输出缓冲器和各种特定功能的逻辑资源,其中输入输出缓冲器直接面向芯片外部,可编程支持多种电压协议,同时具有较好的传输速率。根据摩尔定律,芯片特征尺寸减小,电源电压也不断降低,在使用较低电源电压的情况下,通用I/O接口既要达到传输速率的高性能指标,还要能覆盖宽范围的电压协议要求。传统通用I/O接口设计方法很难覆盖高性能和宽范围这两种不同的情况,为解决这个问题,考虑设计两种类型的输入输出缓冲器,一种是高性能输入输出缓冲器,采用1.8V低压器件来保证电路的运算速度,但其仅支持1.8V以下的电压协议;另一种是宽范围输入输出缓冲器,可以支持1.2V-3.3V的电压协议,由于也采用1.8V低压器件,如何实现耐压是设计考虑的重点。本论文重点针对宽范围输入输出缓冲器展开研究,对工作电压范围覆盖1.2V-3.3V的37种不同I/O协议进行分类,考虑让相同类型的协议复用缓冲器以节约电路面积,最终设计了5种输入缓冲器和2种输出缓冲器。此外还增加了完成各项功能的其他重要电路模块,包括:耐压控制设计、全差分输出偏置产生、过压保护结构、低功耗设计等。在完成电路设计之后,绘制了版图并基于此对电路进行了仿真。最后,本论文所设计的FPGA通用I/O接口在28nm CMOS工艺下完成流片,测试结果表明,电路的各项功能完整,性能指标能达到指标要求,最高传输速率可达1Gbps。
林怡格[2]（2021）在《基于LVDS的同步数据汇聚平台硬件研发》文中研究表明分布式采集系统广泛应用于海洋资源勘探、海洋安全等重大工程领域。近年来,随着分布式采集系统规模的不断扩大,对采样频率、传输距离与数据带宽等提出了更高要求。LVDS（Low Voltage Differential Signaling,低压差分信号）传输技术具有带宽高、传输距离远、抗干扰性强等优点,适合分布式采集系统组网。为此,本文开发了基于LVDS的同步数据汇聚平台硬件系统。该系统以海思Hi3535处理器和Xilinx Kintex-7 FPGA为核心进行设计,FPGA与处理器之间通过PCIe 2.0总线进行高带宽数据交互;通过外扩2路高速LVDS接口与驱动均衡电路,采用自定义LVDS传输协议,实现了多节点高带宽链路数据汇聚及远距离传输;通过LVDS同步时钟的接收、控制与传输,实现了各节点同步采样的控制;通过外扩两路千兆网口向外部网络设备发送数据。平台具有带宽高、实时性好、可扩展性强等特点。本文对所研发硬件系统进行了功能测试,完成了关键信号完整性仿真验证,并对LVDS、PCIe、千兆网口等传输通道进行带宽测试。经测试,系统满足电源、带宽、功耗、同步性等各项设计指标要求。
李鑫维[3]（2020）在《5G移动通信基站基带处理板卡数字硬件设计与实现》文中研究指明第五代移动通信技术,即5th generation wireless systems简称5G,是最新一代蜂窝移动通信技术。5G的性能目标是高数据速率、减少延迟、节省能源、降低成本、提高系统容量和大规模设备连接。5G技术相比目前4G（4th generation wireless systems）技术,其峰值速率将增长数十倍,同时将端到端的延时从4G时代的十几毫秒缩短至5G时代的几毫秒以内。正是因为有了超强的通讯和带宽能力,当前仍然停留于构想阶段的车联网、物联网、智慧城市、无人机网络等概念将在5G网络的应用中变为现实。本硬件设计和实现的研究主体为5G移动通信基站中的基带处理板卡。自5G移动通信的特点来看,对于基站而言,业务数据处理能力和传输能力的要求越来越高。基站中的BBU（Building Base band Unite）是处理基带业务数据的核心,核心中承担该功能的即为本设计与实现的基带处理板卡。该板卡需要功能强大的芯片以支撑庞大的数据处理能力,需要具备高速链路传输避免出现较大延时,需要良好的逻辑控制保证正常运行,同时兼顾降低成本以便满足板卡的可量产性。本文完成的主要工作如下所示:（1）完成板卡需求梳理以及制定板卡硬件设计方案。为了满足可支持3个100MHz 64TR小区能力,基带板卡需要1片FPGA协同处理下行数据,需要2片MPSOC和2片FPGA协同处理上行数据。在此FPGA选取XILINX公司的VU7P芯片,MPSOC选取XILINX公司的ZU15EG芯片,板卡对外光接口选取100Gbps数据率光模块连接,逻辑控制选用CPLD实现。（2）完成板卡硬件电路原理图设计以及PCB设计。硬件电路设计需要基于仿真,尤其是整板的DDR4存储单元和100Gbps光口电路layout设计。（3）完成板卡逻辑控制代码实现。基于CPLD芯片,使用Diamond工具,采用VHDL语言实现功能。（4）完成板卡回板调试测试工作、系统集成测试工作、可靠性验证工作。本设计完成的硬件板卡满足数据处理能力强、传输数据快的需求,系统高可靠性运行正常。为后续的5G基站升级提供基础与借鉴。
王伟[4]（2020）在《基于FPGA器件的LVDS/MINI-LVDS电视机主板测试系统的研究与实现》文中提出随着视频传输系统的高速发展,低压差分信号LVDS（Low Voltage Differential Signal）作为高速、串行的视频接口技术在视频传输领域得到广泛的应用。但是LVDS视频接口具有开放性,众多的芯片制造商都推出了基于LVDS接口的发送和接收芯片,种类繁多且输出格式不统一,给作业人员对电视机主板的测试过程带来了极大的不便。基于TMDS（Transition Minimized Differential Signaling）技术的HDMI（High Definition Multimedia Interface）具有良好的兼容性,可以传输不经压缩的全数字音频/视频信号,在消费电子领域音视频传输接口方面占据着统治地位。目前,市场上多采用专门的解码芯片将LVDS差分信号转换为RGB数据,并通过VGA模拟视频接口进行输出,但是解码芯片只能对低速率的LVDS视频信号进行转换,当数据速率超过阈值后转换出来的图像就会发生失真。本文在上述背景之下,设计了一款基于FPGA和DDR3 SDRAM的电视机主板测试系统。系统采用ARTIX-7系列的XC7A100T-2FGG484I芯片作为核心处理器,以2片DDR3 SDRAM芯片作为数据缓存器,以不同输出格式以及不同分辨率的LVDS/MINI-LVDS视频驱动板作为系统的输入,以HDMI 2.0接口作为系统的输出。在硬件电路搭建完成之后,通过Verilog HDL编程将不同格式、不同分辨率的LVDS/MINI-LVDS视频信号解串为通用处理器可识别的标准的RGB数字信号,并在帧同步信号的控制下,对RGB数据以及时序控制信号进行DDR3 SDRAM的缓存,在HDMI接口TMDS通道编码模块中,对读出的RGB数据编码成最小变换差分信号TMDS,并通过HDMI 2.0接口输出。在此过程中,主要实现了以锁相环PLL为主的片上时钟系统的设计;对多路高速串行的差分信号进行采集;利用FPGA器件原语对串行的数据并行化处理;数字图像的帧同步处理;DDR3 SDRAM存储控制器的设计;乒乓读写操作的实现;镜像图像反转操作的设计以及8B/10B编码等。通过Model Sim对Verilog HDL逻辑设计进行验证,利用Chip Scope以及示波器等工具对系统进行调试,最终结果通过显示终端进行实时显示。结果表明,系统的软硬件可以将不同格式、不同分辨率的LVDS或MINI-LVDS视频信号转换为TMDS视频信号,并通过HDMI 2.0接口输出,提高了作业人员对电视机主板测试的效率,降低了企业的测试成本,达到了预期的设计目标。
雷武伟[5]（2020）在《基于FPGA的高速数据采编控制器的设计与实现》文中研究表明高速数据的采集是飞行试验中的重要环节,本论文依托“某遥测系统采编控制器的研制”项目,设计了基于FPGA的高速数据采编控制器,设备用于在飞行试验中采集编码转发多种模拟量数据和数字量数据,并且有效地控制存储器进入相应的工作状态,这些试验数据对飞行器的设计、验证和校准具有实际意义,同时也是新型飞行器改进和研发的直接数据来源。本文首先介绍了采编控制器所属系统的系统组成以及其主要功能,并根据模块化设计原则设计了模拟量采集卡、数字量卡、主控卡和电源卡。其次从硬件电路设计入手,设备以FPGA为主控制器,信号调理电路、模拟开关和数模转化器及其外围电路完成模拟量数据的采集工作,通过RS-422接口完成两路PCM数据的接收以及指令信息和状态信息的收发,在LVDS数据收发电路中采用了信号调理技术,对LVDS信号进行均衡和预加重以达到设计要求。然后在逻辑设计部分介绍了基于ROM表的多路模拟量采集逻辑设计、数字量的收发逻辑设计、基于混合编帧技术和时分复用技术的多种数据采集打包方式设计以及通过一种基于8B/10B+CRC的反馈纠错机制来提高数据链路可靠性的设计。最后搭建测试平台对设备的功能和性能进行测试,测试结果表明,设备可以有效地进行数据采集编帧,并可以240Mbps的数据传输速率进行100米的无误码传输,设备工作稳定,满足任务要求,且该设备已成功应用于某飞行器中。
张泽芳[6]（2020）在《多接口采编存储技术的研究与实现》文中研究说明数据采编存储装置在智能交通以及飞机、卫星等武器装备系统的研制、测试、试验和维护等领域的应用十分广泛。在真实的飞行环境下进行飞行试验时,数据采编存储装置一方面要实现与飞行器的通信,另一方面要记录飞行器的工作状态和参数。飞行器的数据采编记录装置涉及多种接口类型数据的采集、编码和存储,因此,多接口采编存储技术的研究与实现有着重要的意义。本文主要针对多种通信接口的数据采编存储技术进行研究,具体包括:1553B总线接口、RS422接口、LVDS接口的电路设计及逻辑实现;数据混合编帧处理以及数据存储三个部分。论文首先介绍了数据采编记录装置的研究背景及意义,设计了采编存储装置的总体方案。其次,针对不同的通信接口分别进行了硬件电路的设计及逻辑实现,并对多种接口类型的数据进行了混合编帧处理;然后,完成了存储部分总体方案以及存储芯片控制逻辑的设计。本文使用VHDL硬件描述语言完成了FPGA逻辑设计,并运用模块化设计方法对各模块进行了划分。重点论述了1553B接口单元的方案选择、电路设计、BU-61580协议芯片的初始化配置,以及多通信接口数据传输速率不匹配问题的解决方法;并采用CRC+ECC双校验机制对打包后的数据进行可靠地接收与存储。通过搭建测试平台,对采编存储装置进行了测试和验证,结果表明采编存储装置可有效接收并记录16MB/s的LVDS数据、2.4576Mb/s的RS422数据以及1Mb/s的1553B数据,而且记录的数据真实可靠。
张晓雷[7]（2020）在《基于8B/10B+CRC的高速数据长距离可靠传输设计》文中研究说明在现今工程应用中,我们有时需要对恶劣环境下的信息数据进行采集分析,出于测试人员安全方面的考虑,测试设备通常距离被测目标较远。在这种背景下,我们提出了一种高速数据远距离传输可靠性设计方案。针对高速信号在长距离传输过程中由于反射、串扰和传输线损耗等诸多信号完整性问题而引起的数据丢数与误码现象,需要从硬件和嵌入式软件两方面进行优化设计。本文首先根据课题的技术要求,对高速数据远距离传输的测试平台进行了总体方案设计,并对通用测试设备板卡间的交互协议设计进行了简单介绍;其次在高速数据远距离传输方式的选择方面进行逐步分析介绍,在确定了LVDS传输方式的基础上对LVDS硬件电路的设计进行了详细的介绍;之后为了解决高速信号在远距离传输中由于阻抗突变而引起的衰减和畸变,对传输线上高速信号在传输过程中存在的信号反射进行了分析和抑制;同时对嵌入式软件中的关键逻辑进行了详细介绍,主要包括通用测试设备板卡间的交互协议、LVDS传输链路的可靠性设计、采用8B/10B编码的方式实现高速远距离数据流中的直流平衡以及基于CRC校验的反馈纠错机制设计;最后搭建测试验证平台验证本文中高速数据远距离传输链路设计的可靠性。本文最后在搭建的数据传输平台上配合相应的上位机软件,在不同环境下进行了大量的试验后,验证了本文设计的高速数据远距离传输链路具有较高的可靠性,实现了高速数据以240Mbps传输速率在100m距离下的可靠传输。
杜志美[8]（2020）在《高速数据记录器研究及实现》文中研究指明高速数据记录器作为飞行器飞行过程中存储主要飞行数据的重要载体,在飞行结束后对数据的回收和分析起到至关重要的作用,模拟飞行数据可以有效规避飞行器实际飞行过程中可能遇到的突发情况,为飞行器设计优化提供理论依据。记录器包括采编器、存储器和测试台,主要从测试台和采编器之间的电路接口,数据传输方式,以及存储器的数据存储流程进行分析介绍。根据本文研究内容,参考国内外研究现状,依据技术指标,设计了切实可行的实现方案。记录器用于实现LVDS远距离数据传输,通过CRC校验保证数据的稳定性,传输速率为200Mbps;以及多路RS-422信号采集,单路传输速率为10Mbps。所有采集链路编帧打包,以零误码率实现数据的可靠存储。上位机通过以太网链路直接读取存储器数据,采编器使用以太网协议芯片W5300,采用TCP/IP传输协议,读取速率可达80Mb/s以上。测试台与采编器通过1553B总线进行指令与状态传输,传输数据稳定可靠。本系统设计的重点包括1553B总线控制和总线监控器设计,从硬件电路设计和软件逻辑进行了详细阐述;FPGA程序在线更新,介绍了FPGA配置电路,程序存储Flash M25P64读写流程,以及程序原语ICAP配置方法;存储器采用NAND Flash,采用多平面循环擦除编程方式,即可保留原有数据,又提高了Flash编程速度,并介绍了NAND Flash专用ECC校验方式。最后介绍了对高速数据记录器所使用的测试方法和测试流程。在设备调试和实际使用过程中产生的异常详细进行了描述,详细分析了产生原因,提出了多种可行性解决方案。通过大量的测试和环境试验,验证遥测数据记录器满足技术指标要求,工作稳定可靠。
魏亚峰[9]（2020）在《用于CCD成像的模拟前端电路测试方法研究》文中研究说明作为图像信息获取的关键器件,电荷耦合图像传感器由于其具有高成像质量、大电荷容量、低固定图样噪声和极低的暗电流等优点,被广泛应用于航天等军事光电探测及成像。模拟前端电路的作用是把电荷耦合图像传感器输出的模拟电压信号经过放大处理后,通过模数转换器转换成数字信号。模拟前端器件内部包括采样保持电路、可调增益放大器、高速模数转换器、辅助校准用数模转换器及高速数字输出等多个模块。其测试评估即不同于纯粹的模拟器件,也不同于数字电路。测试过程中融入了高精度低噪声的模拟信号评估,需要很高的技巧性和丰富的调试经验,包括信号调理、滤波放大等,也有高速数字信号的测试,包括数据捕获、时序匹配、数字信号处理等。测试时既要两种信号同时激励和测量,又要求之间具有相当高的隔离度以避免干扰。因此,对其测试评估具有相当大的挑战性。本论文研究课题在国内外没有明确的测试标准与测试方法指引前提下,从电路内部结构功能划分开始,以功能表征反推测试参数,从电路原理与应用场景两方面找出科学准确可评估模拟前端电路的测试参数,从数据转换器与放大器测试理论中寻找可以实现参数工程化测试的方案,从实验室精确评估与自动化量产测试两个维度进行了验证。测试结果双通道分辨率为14位、采样率为540Msps,本底噪声低于-77d B,通道隔离高于79d B,双峰失调小于6m V。论文研究内容如下:1、对模拟前端电路的技术发展进行了调研,了解并介绍了目前业界主流设计公司专业方向技术发展水平,测试技术现状和存在问题;2、对模拟前端电路基本工作原理进行了分析,从内部结构出发结合工作模式阐述了模拟前端电路的参数表征;3、分别对采样保持模式下关键动态参数测试技术、相关双采样模式下双峰失调测试技术、通道匹配校准技术、可调增益放大器测试技术以及线性度误差参数评估技术进行了研究。4、分别从仪器指标、程控滤波器及测试系统信号完整性与电源完整性设计等方面进行了测试系统平台设计。5、通过实验室基于积木式仪器搭建和基于大型自动测试设备搭建两套系统进行了性能评估与参数测试验证,测试结果达到预定要求。
刘婷[10]（2020）在《1280×1024非制冷红外焦平面阵列数字化读出电路研究》文中进行了进一步梳理随着非制冷红外成像技术的高速发展,其在军事和民用领域的应用越来越广泛。非制冷红外焦平面阵列由非制冷红外探测器像元阵列和读出电路两部分构成,读出电路数字输出相对模拟输出,更利于后续的处理,可靠性高,且数字输出不易受噪声的干扰。满足更大阵列、更小像元的焦平面发展需求且具有高性能数字处理能力的读出电路是当前非制冷红外焦平面阵列的重要发展方向之一。本论文围绕上述发展方向,对数字化输出且具有大阵列、小像元读出功能的非制冷红外焦平面阵列读出电路进行了研究和设计。设计出了1280×1024非制冷红外焦平面阵列数字化读出电路,采用片上集成的14 bits单斜ADC进行模数转换。本论文的主要内容和成果如下:1.本论文根据1280×1024非制冷红外焦平面阵列数字化读出电路的主要设计要求,包括:工作帧频为60Hz、14 bits ADC数字输出,采用子阵列技术、奇偶列同时输出以及半周期计数法,降低系统时钟以及ADC转换时钟,计算出主时钟频率为333MHz、行时间为29μs,列选时间为42ns。设计读出电路的整体架构为2个1280×512的子阵列,每个子阵列进行并行处理和输出。2.为了解决输入时钟和输出数据的高速传输问题,提出一种使用LVDS高速接口电路应用于读出电路的新方法。设计了LVDS高速接口电路,LVDS电路包括驱动模块和接收模块两部分,将LVDS接收模块应用于数字输入控制模块,用于将外部输入的差分时钟信号转换为读出电路内部的单端信号,将LVDS驱动电路用于ADC输出模块,将模数转换结果差分输出到片外,所设计的LVDS电路的驱动和接收模块均达到了333MHz的传输速率。3.为了配合数字化读出电路对数字控制电路的要求,设计了数字化控制电路,其中为了避免像元由于长时间被选中而发生被烧毁的现象设计了一种新的行保护电路对像元进行保护,并对其他数字控制电路进行了设计仿真,包括静态寄存器写入模块、主计数器和行时间发生器等,完成了外部输入控制数据的传输和写入功能、行时间的设定,仿真结果表明各模块满足了设计要求。4.为实现数字化输出,设计了数字化读出通道,重点设计了列集成14 bits单斜ADC电路,包括斜坡发生器模块、比较器电路、ADC转换数据传输方案—电压电流电压转换,保证了数字化输出功能,仿真结果表明模数转换ADC的输出时钟为333MHz,DNL为+0.6LSB/-0.6LSB,INL为+0.8LSB/-0.8LSB,SNR为79.7858dB,ENOB为12.9415bits,满足了设计要求。电路的总体仿真结果表明所设计的数字化读出电路具备了信号读取和数字输出的功能,且误差均在预期范围内,满足了设计要求。本论文的研究为大面阵小像元焦平面阵列的数字化读出电路的设计奠定了良好的基础。
二、LVDS产品选择（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、LVDS产品选择（论文提纲范文）
（1）兼容多协议多电平可编程I/O接口设计技术研究（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题的研究背景 |
| 1.2 国内外发展现状 |
| 1.2.1 国外发展现状 |
| 1.2.2 国内发展现状 |
| 1.3 论文研究的目的和意义 |
| 1.4 论文整体架构 |
| 2 宽范围通用I/O接口概述 |
| 2.1 FPGA概述 |
| 2.2 宽范围通用I/O接口结构概述 |
| 2.3 本章小结 |
| 3 宽范围输入输出缓冲器电路设计 |
| 3.1 整体设计结构 |
| 3.2 耐压控制 |
| 3.3 宽范围输入输出缓冲器 |
| 3.3.1 单端协议输出缓冲器 |
| 3.3.2 单端协议输入缓冲器 |
| 3.3.3 伪差分协议输入缓冲器 |
| 3.3.4 全差分协议输入输出缓冲器 |
| 3.4 全差分输出偏置产生 |
| 3.5 过压保护结构 |
| 3.6 低功耗设计 |
| 3.7 抗静电放电设计 |
| 3.8 本章小结 |
| 4 宽范围输入输出缓冲器电路仿真 |
| 4.1 版图实现 |
| 4.2 输入输出缓冲器功能验证 |
| 4.3 输入输出缓冲器的直流参数 |
| 4.3.1 单端输出缓冲器V_(OH)和 V_(OL) |
| 4.3.2 差分输出缓冲器的V_(OCM)和V_(OD) |
| 4.3.3 单端输入缓冲器V_(IH)和V_(IL) |
| 4.3.4 差分输入缓冲器的V_(ICM)和V_(ID) |
| 4.4 输入输出缓冲器的开关参数 |
| 4.5 IBUFDISABLE功能及延时 |
| 4.6 INTERDISABLE功能及端接电阻 |
| 4.7 内部V_(REF)产生 |
| 4.8 本章小结 |
| 5 宽范围通用I/O接口电路测试 |
| 5.1 测试平台 |
| 5.2 宽范围输入输出缓冲器基本功能及性能测试 |
| 5.2.1 单端输入输出缓冲器测试结果 |
| 5.2.2 差分输入输出缓冲器测试结果 |
| 5.2.3 其他重要功能测试结果 |
| 5.3 宽范围通用I/O接口收发测试方案 |
| 5.3.1 发送端设计 |
| 5.3.2 接收端设计 |
| 5.3.3 收发测试结果 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士学位期间发表学术论文情况 |
| 致谢 |
（2）基于LVDS的同步数据汇聚平台硬件研发（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 选题的背景和意义 |
| 1.2 数据汇聚平台相关研究概述 |
| 1.2.1 分布式同步数据采集系统 |
| 1.2.2 高速Serdes技术 |
| 1.2.3 LVDS串行技术 |
| 1.2.4 分布式采集系统时钟同步技术 |
| 1.3 研究内容和论文组织结构 |
| 1.3.1 研究内容 |
| 1.3.2 论文组织结构 |
| 2 系统总体架构 |
| 2.1 系统需求分析 |
| 2.2 系统整体设计 |
| 2.2.1 系统关键技术 |
| 2.2.2 系统功能方案 |
| 2.2.3 主要芯片选型 |
| 2.3 本章小结 |
| 3 系统硬件设计 |
| 3.1 处理器模块 |
| 3.1.1 千兆网络模块 |
| 3.1.2 eMMC模块 |
| 3.1.3 DDR3 模块 |
| 3.1.4 串口模块 |
| 3.1.5 JTAG调试模块 |
| 3.1.6 FPGA交互模块 |
| 3.2 FPGA模块 |
| 3.2.1 LVDS模块 |
| 3.2.2 同步时钟模块 |
| 3.2.3 DDR3 模块 |
| 3.2.4 Flash模块 |
| 3.3 其他模块 |
| 3.3.1 复位模块 |
| 3.3.2 时钟模块 |
| 3.3.3 电源模块 |
| 3.4 PCB设计 |
| 3.4.1 PCB布局 |
| 3.4.2 PCB叠层设计 |
| 3.4.3 PCB布线及关键信号仿真 |
| 3.4.4 PCB设计结果 |
| 3.5 本章小结 |
| 4 FPGA功能设计 |
| 4.1 通信协议设计 |
| 4.1.1 帧格式定义 |
| 4.2 LVDS模块 |
| 4.2.1 LVDS收发控制 |
| 4.2.2 8B/10B转换 |
| 4.3 DDR模块 |
| 4.3.1 LVDS至 DDR传输设计 |
| 4.3.2 DDR控制逻辑设计 |
| 4.4 PCIe模块 |
| 4.4.1 DDR至 PCIe传输设计 |
| 4.4.2 PCIe控制逻辑设计 |
| 4.5 SPI模块 |
| 4.6 命令控制模块 |
| 4.6.1 链路监测功能 |
| 4.6.2 同步采样功能 |
| 4.7 本章小结 |
| 5 系统测试 |
| 5.1 系统硬件测试 |
| 5.1.1 硬件调试 |
| 5.1.2 电源测试 |
| 5.1.3 关键信号测试 |
| 5.1.4 系统功耗测试 |
| 5.2 FPGA功能测试 |
| 5.2.1 LVDS传输测试 |
| 5.2.2 DDR读写测试 |
| 5.2.3 PCIe传输测试 |
| 5.2.4 SPI传输测试 |
| 5.3 系统功能测试 |
| 5.3.1 数据传输测试 |
| 5.3.2 时钟同步测试 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简历 |
（3）5G移动通信基站基带处理板卡数字硬件设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 本课题的研究进展 |
| 1.2.1 基带处理单元发展历史 |
| 1.2.2 处理器发展历史 |
| 1.2.3 内存发展历史 |
| 1.3 本文主要研究内容 |
| 第2章 基带处理板卡硬件需求分析与方案设计 |
| 2.1 5G移动通信基站子系统硬件架构与需求分析 |
| 2.2 BBU单元系统需求分析 |
| 2.3 基带处理板卡硬件需求分析 |
| 2.3.1 基带处理板卡硬件架构 |
| 2.3.2 基带处理板卡硬件需求梳理 |
| 2.4 基带处理板卡硬件方案设计 |
| 2.4.1 基带处理板卡主芯片选型 |
| 2.4.1.1 XILINX UltraScale+ FPGA介绍 |
| 2.4.1.2 AURORA协议介绍 |
| 2.4.1.3 FPGA芯片选型 |
| 2.4.1.4 ARM芯片选型 |
| 2.4.1.5 PCIe交换芯片与CPLD芯片选型 |
| 2.4.2 基带处理板卡硬件方案以及框图 |
| 2.5 基带处理板卡可靠性要求 |
| 2.6 小结 |
| 第3章 硬件电路原理图设计 |
| 3.1 VU7P外围接口电路设计 |
| 3.2 ZU15EG外围接口电路设计 |
| 3.2.1 ZU15E GPS侧接口电路设计 |
| 3.2.2 ZU15EG PL侧接口电路设计 |
| 3.3 PCIe交换小系统电路设计 |
| 3.4 CPLD小系统电路设计 |
| 3.5 时钟小系统电路设计 |
| 3.5.1 时钟需求 |
| 3.5.2 时钟小系统电路设计 |
| 3.5.2.1 25M时钟域电路设计 |
| 3.5.2.2 100M和33.333M时钟域电路设计 |
| 3.5.2.3 61.44M时钟域电路设计 |
| 3.6 电源小系统电路设计 |
| 3.6.1 电源需求 |
| 3.6.1.1 数字功耗评估 |
| 3.6.1.2 电源网络拓扑 |
| 3.6.2 电源芯片外围电路设计 |
| 3.6.2.1 开关电源芯片外围电路设计 |
| 3.6.2.2 LDO电源芯片外围电路设计 |
| 3.6.2.3 模块电源芯片外围电路设计 |
| 3.7 调试接口电路设计 |
| 3.8 小结 |
| 第4章 硬件PCB设计与可靠性设计 |
| 4.1 硬件PCB设计 |
| 4.1.1 PCB板材选择 |
| 4.1.1.1 板材的选择 |
| 4.1.1.2 铜箔的选择 |
| 4.1.1.3 半固化片的选择 |
| 4.1.1.4 板材可靠性 |
| 4.1.2 PCB布局叠层设计 |
| 4.1.2.1 板卡PCB布局设计 |
| 4.1.2.2 PCB叠层设计 |
| 4.1.3 PCB布线设计 |
| 4.1.3.1 布线规则设置 |
| 4.1.3.2 仿真指导布线 |
| 4.1.3.3 layout设计 |
| 4.2 可靠性设计 |
| 4.2.1 板卡散热设计 |
| 4.2.2 板卡可靠性设计 |
| 4.3 小结 |
| 第5章 功能测试与验证 |
| 5.1 板卡硬件测试 |
| 5.1.1 电源测试 |
| 5.1.2 时钟测试 |
| 5.1.3 启动测试 |
| 5.1.4 接口测试 |
| 5.2 CPLD编程和功能测试 |
| 5.3 硬件可靠性验证 |
| 5.3.1 单板可靠性测试 |
| 5.3.2 整机可靠性测试 |
| 5.4 小结 |
| 第6章 结论与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简历及攻读学位期间发表的学术论文与研究成果 |
（4）基于FPGA器件的LVDS/MINI-LVDS电视机主板测试系统的研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景 |
| 1.2 国内外研究现状及意义 |
| 1.3 文章研究内容与结构 |
| 第二章 主板测试系统方案设计 |
| 2.1 图像传输的基本时序关系 |
| 2.2 LVDS/MINI-LVDS传输机制 |
| 2.3 电视机主板输出LVDS/MINI-LVDS视频信号的类型 |
| 2.4 主板测试系统的硬件设计 |
| 2.5 主板测试系统的程序模块结构 |
| 第三章 LVDS差分信号的采集与处理 |
| 3.1 片上时钟设计 |
| 3.1.1 差分时钟7倍频的实现方法 |
| 3.1.2 差分时钟倍频/分频的仿真结果 |
| 3.2 LVDS差分信号的采集与并行化处理 |
| 3.2.1 I/O资源介绍 |
| 3.2.2 利用SDR模式采集LVDS差分信号 |
| 3.2.3 利用DDR模式采集MINI-LVDS信号 |
| 3.2.4 串行数据的并行化处理 |
| 3.3 数字图像的帧同步处理 |
| 3.3.1 提取时序控制信号 |
| 3.3.2 帧同步处理 |
| 第四章 DDR3 SDRAM读写控制器 |
| 4.1 软核MIG的介绍 |
| 4.1.1 MIG的配置 |
| 4.1.2 MIG的用户接口介绍 |
| 4.2 DDR3 SDRAM存储控制器 |
| 4.2.1 存储控制器的设计 |
| 4.2.2 DDR3-DRIVE模块的时序图设计 |
| 4.2.3 存储控制器的仿真验证 |
| 4.3 乒乓读取DDR3 SDRAM存储器 |
| 4.3.1 断层现象分析 |
| 4.3.2 乒乓读写操作设计 |
| 4.3.3 乒乓读写验证 |
| 4.4 镜像图像反转操作 |
| 4.4.1 镜像图像反转原理 |
| 4.4.2 地址反转 |
| 4.4.3 像素点反转 |
| 4.4.4 镜像图像反转调试 |
| 4.4.5 现象展示 |
| 第五章 HDMI驱动设计与TMDS通道编码的实现 |
| 5.1 HDMI驱动设计 |
| 5.1.1 HDMI驱动模块设计 |
| 5.1.2 HDMI驱动模块Verilog HDL代码设计 |
| 5.1.3 仿真验证 |
| 5.2 HDMI接口TMDS通道编码的实现 |
| 5.2.1 HDMI连接架构 |
| 5.2.2 8B/10B编码方法 |
| 5.2.3 8B/10B编码仿真 |
| 5.2.4 并行数据串行化处理 |
| 5.2.5 HDMI接口输出测试 |
| 第六章 效果展示 |
| 第七章 总结与展望 |
| 参考文献 |
| 攻读学位期间的研究成果 |
| 1.发表的学术论文 |
| 2.获得的比赛奖项 |
| 致谢 |
| 附录 |
（5）基于FPGA的高速数据采编控制器的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1.绪论 |
| 1.1 课题研究背景及目的和意义 |
| 1.2 国内外研究现状及发展趋势 |
| 1.3 本文的研究内容及安排 |
| 2.总体方案设计 |
| 2.1 系统组成及主要功能 |
| 2.2 方案设计 |
| 2.2.1 模拟量采集卡 |
| 2.2.2 数字量卡 |
| 2.2.3 主控卡 |
| 2.2.4 电源卡 |
| 2.2.5 采编控制器的工作流程 |
| 2.3 本章小结 |
| 3.硬件电路设计与分析 |
| 3.1 模拟量采集电路设计 |
| 3.1.1 模拟信号调理电路设计 |
| 3.1.2 模拟开关选型 |
| 3.1.3 模数转换器及其驱动电路设计 |
| 3.2 数字量电路设计 |
| 3.2.1 指令接收及状态发送 |
| 3.2.2 PCM数据接口电路设计 |
| 3.2.3 LVDS数据接口电路设计 |
| 3.3 电源模块设计 |
| 3.3.1 开关电源模块设计 |
| 3.3.2 LDO电源模块设计 |
| 3.4 本章小结 |
| 4.FPGA内部逻辑设计及关键技术研究 |
| 4.1 模拟量采集控制逻辑设计 |
| 4.2 数字量收发逻辑设计 |
| 4.2.1 消抖滤波设计 |
| 4.2.2 指令及状态的逻辑设计 |
| 4.2.3 PCM数据接收的逻辑设计 |
| 4.3 多种数据混合编帧设计 |
| 4.3.1 多种数据混合编帧总体方案设计 |
| 4.3.2 数据缓存方式的选用 |
| 4.3.3 数据包格式的确定 |
| 4.3.4 混合编帧模块处理流程 |
| 4.3.5 FIFO大小的设置 |
| 4.4 LVDS数据传输的高可靠性优化设计 |
| 4.4.1 产生误码的类型与解决误码的方式 |
| 4.4.2 8B/10B编码的应用 |
| 4.4.3 CRC冗余校验码的应用 |
| 4.4.4 反馈纠错法的实现及应用 |
| 4.5 本章小结 |
| 5.设备性能测试与验证 |
| 5.1 测试平台的组成与搭建 |
| 5.2 模拟量采集精度的测试 |
| 5.3 数据混合编帧与长线传输的可靠性验证 |
| 5.4 本章小结 |
| 6.总结与展望 |
| 6.1 设计研究总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（6）多接口采编存储技术的研究与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 论文主要内容及章节安排 |
| 2 多接口采编存储装置总体方案设计 |
| 2.1 需求分析 |
| 2.2 方案设计原则 |
| 2.3 总体方案设计 |
| 2.4 本章小结 |
| 3 采编模块的设计与实现 |
| 3.1 1553B总线接口设计 |
| 3.1.1 1553B总线简介 |
| 3.1.2 1553B总线接口方案选择 |
| 3.1.3 1553B总线接口电路设计 |
| 3.1.4 BU-61580 初始化 |
| 3.1.5 消息传输流程 |
| 3.2 LVDS接口设计 |
| 3.2.1 LVDS原理简介 |
| 3.2.2 LVDS接口电路设计 |
| 3.2.3 LVDS接口逻辑设计 |
| 3.3 RS422 接口设计 |
| 3.3.1 RS422 原理简介 |
| 3.3.2 RS422 接口电路设计 |
| 3.3.3 RS422 接口逻辑设计 |
| 3.4 多接口数据混合编帧逻辑设计 |
| 3.4.1 设计思路 |
| 3.4.2 数据编帧处理 |
| 3.4.3 缓存容量分析 |
| 3.5 本章小结 |
| 4 存储模块的设计与实现 |
| 4.1 存储模块总体设计 |
| 4.2 存储芯片选型 |
| 4.3 双校验机制 |
| 4.4 存储芯片控制逻辑设计 |
| 4.4.1 无效块管理 |
| 4.4.2 FLASH读写操作 |
| 4.5 本章小结 |
| 5 性能测试及验证 |
| 5.1 测试平台与测试环境 |
| 5.2 测试过程与结果分析 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读硕士期间发表的论文及所取得的研究成果 |
| 致谢 |
（7）基于8B/10B+CRC的高速数据长距离可靠传输设计（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题的研究背景及来源 |
| 1.2 课题目的及意义 |
| 1.3 国内外发展动态 |
| 1.4 研究内容及论文安排 |
| 2 数据传输平台方案设计 |
| 2.1 数据传输平台总体方案设计 |
| 2.2 通用测控台设计 |
| 2.2.1 总体框图设计 |
| 2.2.2 板卡间交互协议设计 |
| 2.3 记录器设计 |
| 2.4 本章小结 |
| 3 数据传输链路分析和关键硬件电路优化设计 |
| 3.1 高速信号长线传输方式的选择 |
| 3.1.1 高速信号的定义 |
| 3.1.2 串行通信方式的选择 |
| 3.1.3 自同步方式的选择 |
| 3.1.4 LVDS低压差分传输方式的选择 |
| 3.2 LVDS接口电路的设计 |
| 3.2.1 LVDS简介 |
| 3.2.2 LVDS硬件电路设计 |
| 3.3 LVDS远距离传输线设计 |
| 3.3.1 传输线的介绍 |
| 3.3.2 传输线上信号的反射和抑制 |
| 3.4 本章小结 |
| 4 数据传输链路内部关键逻辑设计 |
| 4.1 测控台板卡间交互协议设计 |
| 4.1.1 背板总线交互协议 |
| 4.1.2 逻辑实现 |
| 4.2 LVDS传输的可靠性 |
| 4.2.1 LVDS链路初始化 |
| 4.2.2 LVDS传输逻辑优化设计 |
| 4.3 8B/10B编码链路设计 |
| 4.3.1 8B/10B编码方案 |
| 4.3.2 Disparity和 Run Disparity |
| 4.3.3 8B/10B编码仿真验证 |
| 4.3.4 8B/10B编码违例问题 |
| 4.4 基于CRC校验的反馈纠错机制设计 |
| 4.4.1 CRC校验的优化设计 |
| 4.4.2 反馈纠错机制的设计 |
| 4.4.3 数据发送方逻辑设计 |
| 4.4.4 数据接收方逻辑设计 |
| 4.5 本章小结 |
| 5 高速长距离传输链路功能测试及验证 |
| 5.1 测试及验证环境的搭建 |
| 5.2 CPCI机箱背板协议验证 |
| 5.3 硬件电路优化结果的分析验证 |
| 5.3.1 LVDS信号远距离传输中的衰减分析 |
| 5.3.2 衰减畸变信号的恢复再生验证 |
| 5.4 重传纠错设计机制的验证 |
| 5.5 高速数据长距离传输可靠性验证 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 研究总结 |
| 6.2 工作展望 |
| 参考文献 |
| 攻读学位期间发表的论文及科研成果 |
| 致谢 |
（8）高速数据记录器研究及实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 课题来源及背景 |
| 1.1.1 课题来源 |
| 1.1.2 课题背景 |
| 1.2 课题研究目的和意义 |
| 1.3 国内外研究现状 |
| 1.3.1 数据采集研究现状 |
| 1.3.2 数据储存研究现状 |
| 1.3.3 1553B总线的研究现状 |
| 1.4 本文主要研究内容 |
| 2 高速数据存储设备方案设计 |
| 2.1 高速数据记录器功能概述 |
| 2.2 高速数据记录器方案设计 |
| 2.2.1 高速数据记录器测试台设计方案 |
| 2.2.2 高速数据记录器采编器设计方案 |
| 2.2.3 高速数据记录器存储器设计方案 |
| 2.3 本章小结 |
| 3 记录器数据采集模块接口详细设计 |
| 3.1 长线422接口设计 |
| 3.2 LVDS链路接口设计 |
| 3.2.1 LVDS数据传输原理 |
| 3.2.2 LVDS电路设计 |
| 3.2.3 CRC校验设计 |
| 3.3 本章小结 |
| 4 记录器通信模块接口详细设计 |
| 4.1 以太网接口设计 |
| 4.1.1 TCP/IP协议介绍 |
| 4.1.2 以太网电路设计 |
| 4.1.3 W5300软件设计 |
| 4.2 FPGA程序在线更新设计 |
| 4.2.1 M25P26配置电路设计 |
| 4.2.2 FPGA配置逻辑设计 |
| 4.3 1553B总线接口设计 |
| 4.3.1 MIL-STD-1553B传输协议简介 |
| 4.3.2 1553B总线控制器接口电路设计 |
| 4.3.3 1553B总线控制器配置 |
| 4.3.4 1553B总线监控器接口电路设计 |
| 4.3.5 1553B总线监控器配置 |
| 4.4 本章小结 |
| 5 记录器存储模块详细设计 |
| 5.1 flash芯片介绍 |
| 5.2 Flash初始化配置和无效快管理 |
| 5.3 数据写流程 |
| 5.4 ECC校验 |
| 5.5 本章小结 |
| 6 调试及结果分析 |
| 6.1 系统功能调试 |
| 6.2 异常现象分析 |
| 6.2.1 代码逻辑问题 |
| 6.2.2 程序在线更新问题 |
| 6.2.3 读Flash时序问题 |
| 6.3 测试结果分析 |
| 6.4 本章小结 |
| 7 总结及展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 攻读硕士学位期间发表的论文及所取得的研究成果 |
| 致谢 |
（9）用于CCD成像的模拟前端电路测试方法研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 背景概述 |
| 1.2 模拟前端电路设计与测试发展情况 |
| 1.2.1 国外发展情况 |
| 1.2.2 国内发展情况 |
| 1.3 本文主要工作 |
| 1.4 本文的结构安排 |
| 第二章 AFE基本原理与主要参数表征 |
| 2.1 模拟前端电路的主要结构与工作原理 |
| 2.1.1 采样与保持(S/H)模式工作原理 |
| 2.1.2 相关双采样(CDS)模式工作原理 |
| 2.2 基于功能模块划分的AFE参数表征 |
| 2.2.1 AFE主要功能模块 |
| 2.2.2 基于AFE功能结构的参数分析 |
| 2.3 本章小结 |
| 第三章 AFE参数测试方法理论研究 |
| 3.1 S/H模式下基于DSP动态参数测试算法研究 |
| 3.2 S/H模式下高速高精度ADC采样技术研究 |
| 3.3 CDS模式下双峰失调测试技术研究 |
| 3.4 AFE通道匹配校准技术研究 |
| 3.4.1 可编程模拟失调校准 |
| 3.4.2 基于ATE的系统校准 |
| 3.5 可调增益放大器测试技术研究 |
| 3.6 线性度误差参数评估技术研究 |
| 3.7 本章小结 |
| 第四章 AFE测试系统设计 |
| 4.1 AFE测试系统设计概述 |
| 4.2 基于积木式仪器搭建测试系统设计 |
| 4.3 基于ATE搭建测试系统设计 |
| 4.4 测试系统设计辅助技术 |
| 4.4.1 模拟信号源程控滤波器设计 |
| 4.4.2 PCB板级信号链路设计 |
| 4.5 本章小结 |
| 第五章 AFE测试验证 |
| 5.1 基于积木式仪器搭建的实验室测试系统验证 |
| 5.2 基于ATE搭建的全参数测试系统验证 |
| 5.3 S/H模式主要功能测试曲线 |
| 5.4 CDS模式主要功能测试曲线 |
| 5.5 测试结果及分析 |
| 5.6 本章小结 |
| 第六章 结论 |
| 6.1 本文的主要贡献 |
| 6.2 下一步工作的展望 |
| 致谢 |
| 参考文献 |
| 攻硕期间取得的研究成果 |
（10）1280×1024非制冷红外焦平面阵列数字化读出电路研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 非制冷红外探测器及读出电路的国内外研究现状 |
| 1.2.1 非制冷红外探测器的国内外研究现状 |
| 1.2.2 读出电路的国内外研究现状 |
| 1.3 非制冷红外焦平面读出电路概述 |
| 1.4 论文的研究目的、意义和内容 |
| 第二章 非制冷红外焦平面阵列数字化读出电路的总体设计 |
| 2.1 数字化读出电路的设计要求 |
| 2.2 数字化读出电路的系统设计 |
| 2.2.1 时钟分析与计算 |
| 2.2.2 数字化读出电路的系统结构 |
| 2.2.3 数字化读出电路的工作流程 |
| 2.3 数字化读出电路的主要设计 |
| 2.3.1 高速输入输出接口设计 |
| 2.3.2 数字控制电路的设计 |
| 2.3.3 数字化读出通道的分析和总体仿真 |
| 2.4 本章小结 |
| 第三章 高速输入输出接口的设计和仿真 |
| 3.1 LVDS电路的工作原理 |
| 3.2 LVDS驱动模块的设计 |
| 3.2.1 LVDS驱动模块主体电路的设计 |
| 3.2.2 共模反馈电路的设计 |
| 3.3 LVDS接收模块的设计 |
| 3.4 LVDS电路的总体仿真 |
| 3.5 本章小结 |
| 第四章 数字控制电路的设计与仿真 |
| 4.1 数字控制电路整体概述 |
| 4.2 数字信号输入控制模块 |
| 4.3 静态寄存器写入模块 |
| 4.4 主计数器以及行时间发生器 |
| 4.5 行保护电路的设计与仿真 |
| 4.6 本章小结 |
| 第五章 数字化读出通道的设计和总体仿真 |
| 5.1 数字化读出通道概述 |
| 5.2 数字化输出的设计和仿真 |
| 5.2.1 ADC的性能参数分析 |
| 5.2.2 列级14 bits单斜ADC的功能描述以及设计指标 |
| 5.2.3 斜坡发生器的设计与仿真 |
| 5.2.4 比较器电路的设计与仿真 |
| 5.2.5 ADC输出方案的分析与设计 |
| 5.2.6 列级ADC的仿真 |
| 5.3 总体仿真结果 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间研究成果 |
四、LVDS产品选择（论文参考文献）
- [1]兼容多协议多电平可编程I/O接口设计技术研究[D]. 甄淑琦. 中国运载火箭技术研究院, 2021(02)
- [2]基于LVDS的同步数据汇聚平台硬件研发[D]. 林怡格. 浙江大学, 2021(01)
- [3]5G移动通信基站基带处理板卡数字硬件设计与实现[D]. 李鑫维. 中国科学院大学(中国科学院大学人工智能学院), 2020(04)
- [4]基于FPGA器件的LVDS/MINI-LVDS电视机主板测试系统的研究与实现[D]. 王伟. 青岛大学, 2020(01)
- [5]基于FPGA的高速数据采编控制器的设计与实现[D]. 雷武伟. 中北大学, 2020(09)
- [6]多接口采编存储技术的研究与实现[D]. 张泽芳. 中北大学, 2020(09)
- [7]基于8B/10B+CRC的高速数据长距离可靠传输设计[D]. 张晓雷. 中北大学, 2020(11)
- [8]高速数据记录器研究及实现[D]. 杜志美. 中北大学, 2020(10)
- [9]用于CCD成像的模拟前端电路测试方法研究[D]. 魏亚峰. 电子科技大学, 2020(07)
- [10]1280×1024非制冷红外焦平面阵列数字化读出电路研究[D]. 刘婷. 电子科技大学, 2020(07)