一、4H-SiC npn BJT特性研究（论文文献综述）
罗佳敏[1]（2021）在《大功率4H-SiC GTO的结构设计与特性研究》文中研究表明随着轨道交通、电动汽车、脉冲功率和超高压直流输电等技术的不断进步,电力电子系统对大功率半导体开关器件的需求十分紧迫。依托于第三代宽禁带半导体材料的发展,碳化硅门极可关断晶闸管（SiC GTO）突破了硅基晶闸管在阻断电压、开关速度、工作温度和功率密度等多方面导致的严重系统局限性,能在双向载流子注入和电导调制效应的作用下同时拥有高阻断电压和大导通电流,并在高温条件下以极高的di/dt数千次可靠运行。因此SiC GTO已经成为了逆变器、高功率脉冲军事装备等应用中需求大、应用广的功率开关器件。本文设计了一款10 kV SiC GTO器件,从机理模型、仿真优化、器件设计、特性研究和实验验证五个角度开展工作,主要内容如下:（1）通过分析材料的物理特性和器件的工作原理,基于Silvaco TCAD仿真软件建立了碳化硅材料的物理模型。（2）综合考虑正向阻断特性、正向导通特性以及脉冲开启延迟时间,仿真优化了器件基本结构参数。基于单区结终端扩展技术,提出并优化了一种带有调制环的刻蚀结终端扩展结构,其终端效率为97.4%,在终端效率为85%以上时,JTE注入剂量窗口为6.9e12 cm-2～15.2e12 cm-2。（3）对设计和优化后的器件结构进行仿真,研究了器件的温度特性、开启特性、关断特性和脉冲放电特性。获得了正向导通压降为4.605 V（@1000 A/cm2）的SiC GTO器件,其元胞阻断电压为14.78 kV,在带有新提出的终端结构时器件的阻断电压为14.4 kV。根据搭建的双脉冲开关仿真电路,器件开启时间为55 ns,关断时间为13.3μs。根据搭建的电容型脉冲放电电路,在脉宽为0.8μs,峰值为7035 A（62.5 k A/cm2）下,器件开启延迟时间为110 ns,电流上升率di/dt为40 k A/μs,峰值导通压降为75 V。（4）为了增强电导调制效应,提出了一种凹槽型SiC GTO器件,该器件相比于常规型GTO结构的正向电流密度更高,在5 V下的正向电流增益为10%,而且在相同的脉冲放电电路下,相较于常规型GTO器件的峰值正向导通压降减小了20%。（5）为了验证凹槽状阳极的电流增强作用,实验制造了沟槽型SiC PiN器件,芯片面积为5.6×5.6 mm2,测试得到其正向导通电流为71.5 A@4 V,相比常规型PiN器件结构实现了32.5%@4 V的电流增益。
梁世维[2]（2020）在《基于4H-SiC BJT的单片集成智能功率芯片关键技术的研究》文中研究指明随着电力电子应用要求的不断提高和应用领域的不断拓展,诸如航空航天、石油勘探和开采、清洁能源和国防安全建设等领域对电力电子系统提出了耐更高温度（>300℃）和具有更强可靠性与鲁棒性的要求。功率器件作为电力电子系统的关键核心元件面临着同样的发展挑战。然而,仅仅只有高性能的功率器件是远远不够的,如果驱动电路仍采用传统的硅基器件则整个电力电子系统仍难以在特种环境中工作。因此,有必要设计高性能的SiC集成电路来完成对SiC功率器件的驱动和控制。通过将功率器件与集成电路进行一体化集成,功率集成电路可以有效减小电路杂散参数,增加和增强功率器件的功能,是推动电力电子系统实现提效节能、小型轻量和更高可靠性与鲁棒性等目标的重要方法。发展至今,SiC功率集成电路已经实现了分立器件和一些模拟或逻辑电路的封装集成,但更高集成水平的单片功率集成技术仍处于初级探索阶段。为了满足未来对高温高可靠性、高频高效率和小型轻量化的SiC电力电子系统的需求,本论文开展了基于SiC BJT的单片集成智能功率芯片关键技术的初步探索,研究内容具体包括:（1）新型SiC单片集成智能功率芯片结构设计与优化;（2）SiC功率集成电路中新型隔离结构设计与验证;（3）SiC单片功率集成电路兼容性工艺设计与验证;（4）SiC器件库模型建立及其在电路辅助设计中的应用。本论文的研究具有以下创新:（1）提出了基于SiC BJT的单片集成智能功率芯片结构。在SiC BJT器件结构基础上提出了一种适合于单片集成的SiC LBJT结构和一种SiC BJT/二极管集成结构,解决了功率集成技术中的器件设计基础难题。通过TCAD仿真分析器件的基本特性和背栅效应下的开关特性并结合实验流片,验证了新型SiC LBJT作为单片集成功率芯片核心器件的可行性。考虑到功率器件通常需要反并联二极管作为续流,本论文以SiC BJT/二极管集成器件为例,提出了一种在两器件之间引入耐压保护环来减缓电场集中效应的办法,并成功研制了耐压超过1200V的SiC BJT/JBS集成芯片样品,解决了SiC集成功率器件耐压退化的问题。该研究为后续研制SiC单片集成智能功率芯片奠定了坚实的器件基础。（2）提出了一种“浅沟槽隔离+自隔离+半绝缘结构隔离”的组合型隔离方案,并重点对在SiC中采用钒离子注入形成半绝缘结构的方法进行了研究。钒离子掺杂进SiC材料后会替换SiC晶格中的Si位,并具有VSi3+、VSi4+和VSi5+三种可能的电荷状态,因此在SiC中既可作为深能级的施主,也可作为深能级的受主,进而通过补偿作用可以使SiC衬底和外延层恢复半绝缘特性。据此,本论文通过进一步的实验研究成功将SiC外延层的特征导通电阻从10.8mΩ·cm2提高到了1.92×106Ω·cm2,也即其电阻率提高了1.8×108倍,证明了通过钒离子注入在SiC外延层中选择性形成半绝缘隔离结构的可行性,为实现SiC功率集成电路器件间的隔离提供了一种新方案。该研究有望推动SiC功率集成电路的进一步发展。（3）设计了一套SiC单片功率集成电路的制备工艺。在分析SiC功率器件和功能性集成电路制备工艺之间差异性的基础上,设计了一套具有高度兼容性的单片功率集成电路的制备工艺。以SiC功率BJT和小信号的SiC LBJT为例,本论文采用兼容性工艺在同一外延片同步制备了SiC功率BJT和小信号SiC LBJT,并分别测试分析它们的器件特性,从而验证了兼容性工艺方案的可行性。该研究为后续实现基于SiC BJT的单片集成智能功率芯片奠定了坚实的工艺基础。（4）建立了可在宽温度和宽电流范围内准确预测SiC BJT特性的SPICE半物理模型。忽略由SiC/SiO2界面态引起的界面复合效应是影响SiC BJT建模精准性的重要原因,通过采用SRH复合理论分析SiC/SiO2界面特性,提出了用一个理想因子约为2的二极管来表征界面复合效应,解决了界面复合效应难以表征的难题,并据此建立了可在宽电流和宽温度范围内准确预测SiC BJT和SiC LBJT特性的新型SRGP半物理模型。将SRGP模型应用于等比例智能驱动电路、或非门、差分放大电路和推挽式驱动电路的设计,验证了新模型在辅助电路设计中的可行性。该研究可为后续设计和应用单片集成智能功率芯片提供有用的器件库模型。本论文的研究工作主要致力于推动SiC单片功率集成技术的发展,为解决耐高温高可靠性电力电子系统中的关键科技问题提供解决方案和必要的技术储备。通过研发并应用单片集成的SiC智能功率芯片有望提升电力电子系统的性能,促进航空航天、石油勘探和开采、清洁能源和国防安全建设等领域的发展。
朱龙翔[3]（2020）在《4H-SiC高温双极型集成运算放大器设计》文中指出近十年来,利用宽禁带半导体（如氮化镓（GaN）和碳化硅（SiC））实现的集成电路被认为在极端环境（如高温和高辐射）下具有潜在的应用优势。越来越多的研究关注到使用SiC双极集成电路技术来实现耐高温且稳定的电子设备。而高温SiC双极工艺的电路设计面临着器件模型的不完整性和各单元模块之间温度补偿等挑战。为此,本论文工作利用软件仿真,进行4H-SiC高温双极型集成运算放大器的设计工作。建立SiC集成双极型晶体管的电路级模型,对器件在300K-773K温度范围内的电气行为进行仿真,以及分析4H-SiC基的集成运放各个模块的温度依赖性,并基于模块分析完成运算放大器设计。主要研究内容和结果如下:1.建立了适宜于300K-773K宽温度范围、参数连续可变的SiC集成NPN BJT的Pspice模型。在考虑到外基区SiO2/SiC界面态对BJT基极电流的影响后,本论文工作继续对模型的电路级模型进行优化。仿真结果表明,通过和实际测量的BJT的输出特性相比,利用优化的电路级模型仿真的BJT的输出特性误差比原模型的仿真误差减小5%。2.研究了输入级、中间级、输出级、偏置级中各个模块的温度依赖性。仿真结果表明,威尔逊电流镜具有较低的温度依赖性;差分对电路使用达林顿结构可以有效降低温度对输入电流的影响;为开环电路增加负反馈,可以大幅度降低输出失调电压,降低温度依赖性。采用温度不敏感的偏置电路、增加缓冲级、达林顿组态、负反馈等技术都可以有效的提升电路的温度稳定性。3.完成了一款可在300K-773K宽温度范围内稳定工作的集成运算放大器,并进行了性能测量。仿真结果表明,该运放的最大输入偏置电流约15μA,最大输入失调电流约0.15nA。在773K高温下,其开环放大倍数最小值约为81dB,共模抑制比最小值约为126dB（Si基运放的开环放大倍数和共模抑制比设计指标为大于80dB）。利用100:1的负反馈电路,使开环电路的输出最大失调电压从2mV/K下降到1.8μV/K。和室温下理想电路40dB的闭环增益相比,本论文设计的高温集成运放室温最大增益约39.97dB,773K时最大增益仅下降0.06dB。
唐新宇[4]（2020）在《SiC集成双极型晶体管的特性研究》文中提出随着对高温环境传感探测的需求日益旺盛,SiC双极型集成电路由于出色的耐高温性能,越来越受到人们的关注,作为其中的核心器件,低压SiC集成双极型晶体管具有重要的研究价值。为此,本文利用软件仿真的手段,开展npn型SiC集成双极型晶体管的结构设计与优化研究工作,研究各区域结构参数对晶体管直流和频率特性的影响机制,以及少子寿命、外界温度与外基区SiO2/SiC界面态对晶体管特性的影响。主要研究内容和结果如下:1.对npn型SiC集成双极型晶体管进行了研究与优化。采用半绝缘衬底上外延形成的n+/p/n-/n+器件结构进行仿真,研究了各区域结构参数对直流和频率特性的影响,优化了结构参数,得到室温下最大电流增益βmax为93.7,特征频率fT为2.2GHz。研究结果表明,基区厚度和掺杂浓度对晶体管的直流和频率特性影响最大;外基区长度主要通过影响外基区电子浓度梯度以及到达基极附近的电子浓度来改变基区复合电流,从而影响晶体管的电流增益;集电区掺杂浓度提高时,能够有效改善大电流密度下晶体管的电流增益。2.研究了少子寿命和外界温度对晶体管特性的影响。结果表明,当发射区和基区少子寿命分别大于20ns和60ns后,对电流增益的提升可以忽略;当发射结正向偏压较小时,少子寿命变化对特征频率的影响较小,而当发射结正偏电压较大时,少子寿命的提高会使特征频率显着降低;温度从27℃上升至500℃时,电流增益和特征频率都下降明显,且电流增益在较高集电极电流密度时的下降速度随着温度的升高而变缓;膝点电流IKF也随着温度的升高而降低。3.探究了外基区SiO2/SiC界面态对电流增益的影响。结果表明,外基区界面态密度的变化能显着影响晶体管的基区复合电流,从而影响电流增益,当外基区界面态密度低于1 ×1011cm-2eV-1时对晶体管电流增益的影响可以忽略;当外基区界面态密度较高时,采用缓变掺杂基区结构来提高晶体管电流增益,从而降低对钝化工艺的严苛要求。
林茂[5]（2020）在《功率4H-SiC UMOSFET单粒子烧毁及加固结构研究》文中提出近些年来碳化硅（SiC）材料已经成为了功率半导体行业的一个研究热点,SiC功率MOSFET器件更是被广泛应用于工作在高压、高频尤其是高温高辐射环境的功率半导体器件领域之中。SiC功率UMOSFET在保留了SiC功率VDMOSFET优点的基础上其进一步改善了电学特性,具有出色的性能和光明的应用前景。随着我国航空航天事业的飞速发展,大量SiC功率MOSFET器件需要工作在空间辐射环境中,且面临着严重的辐射效应如单粒子烧毁效应（SEB）的考验。然而在SiC功率MOSFET的SEB研究领域中,针对SiC功率UMOSFET的SEB研究成果的公开相对较少,且面临着国外SEB加固的核心技术封锁以及相关抗辐照元器件的禁售。基于此,本文研究了SiC功率UMOSFET的SEB效应及相关加固方法,目的是为了设计具备优良电学性能与抗SEB能力的SiC功率UMOSFET器件。首先,本文研究了SiC功率UMOSFET SEB效应的触发机理、敏感区域、触发条件以及相关的性能表征,并研究了传统抗SEB加固技术P+源区扩展与N缓冲层在SiC功率UMOSFET中所起的抗SEB加固的效果。随后,本文研究了带N岛缓冲层的新型抗SEB加固SiC功率UMOSFET（NITG-MOSFET）结构的SEB效应及其相关性能表征,N岛缓冲层有效降低了SiC功率UMOSFET漂移区/衬底高低结处高电场和碰撞电离并提高了器件的抗SEB能力,并且N岛缓冲层的引入并不会影响SiC功率UMOSFET的基础电学特性。同时,本文也详细分析并讨论了N岛缓冲层参数改变对NITG-MOSFET抗SEB加固能力的影响,并且详细描述了NITG-MOSFET结构的工艺实现步骤,介绍了工艺上的可行性。最后,本文研究并分析了在高能量重离子入射后SiC功率UMOSFET漏源电流与全局器件温度在表征SEB效应上存在的差异。同时本文研究了带双层N岛缓冲层的SiC功率UMOSFET结构,双层N岛缓冲层抑制并削弱了由高能重离子入射后所导致的器件内部的碰撞电离,以及由碰撞电离所引发的载流子激增和自热效应,使得SiC功率UMOSFET对于SEB热损伤的耐受力大大提高。
苏芳文[6]（2020）在《4H-SiC槽栅IGBT低功耗结构设计》文中研究表明近些年,第三代半导体材料SiC受到研究人员广泛地关注,这是由于SiC相比于Si具有更宽的禁带宽度、更高的临界击穿电场、更高的电子饱和漂移速率,同时在抗辐照和耐高温方面,SiC相比于Si也更具竞争力。作为功率半导体器件的重要组成部分,SiC IGBT由于电导调制效应的存在,使其拥有高正向导通电流密度、低正向导通压降,另一方面,SiC的应用使IGBT兼具了耐高压、耐高温的优势。综合以上特点的SiC IGBT将成为高电压、大电流的高功率领域中功率半导体器件的主力军,在高铁输电网络、高压电网、新型清洁能源等领域逐渐替代传统功率半导体器件。本文针对传统SiC IGBT结构进行了改进,利用Silvaco TCAD软件设计并仿真两组改进结构,旨在改善SiC IGBT性能。本文基于传统4H-SiC沟槽栅IGBT结构进行研究与改进,其核心工作可概括为以下两部分:第一部分,本文设计了具有部分沟槽集电极的4H-SiC PTC-TIGBT结构用于降低关断能量损耗。该结构在集电极侧引入深入N-漂移区内部的沟槽集电极,并在沟槽集电极上方添加未被N型缓冲层覆盖的P+集电极。当4H-SiC PTC-TIGBT正向导通时,沟槽集电极提供更多空穴注入,增强N-漂移区电导调制效应,进而降低正向压降;在4H-SiC PTC-TIGBT关断过程中,沟槽集电极为电子提供低电阻通路与加速电子抽取的电场,两者协同作用,达到缩短器件关断时间,降低关断能量损耗的目的。为了维持15k V的正向耐压,4H-SiC PTC-TIGBT增加了N-漂移区尺寸,使得器件尺寸增大,改善正向耐压退化是需要解决的重要问题。第二部分,为改善4H-SiC PTC-TIGBT正向耐压特性退化问题,本文设计了优化后的4HSiC NPN-IGBT结构。该结构在略微损失正向特性的同时改善正向耐压和关断能量损耗,并且其N-漂移区尺寸与对照结构一致。其结构特点是在N型缓冲层中插入部分高掺杂N、P、N层,用以折中正向压降与关断能量损耗,利用4H-SiC NPN-TIGBT阻断状态时反向偏置NPN结构优化N-漂移区内电场分布,加速N-漂移区中过剩载流子抽取,达到同时优化正向耐压和关断能量损耗的目的。
高吴昊[7]（2019）在《一种应用于脉冲功率领域的4H-SiC GTO晶闸管的设计》文中提出脉冲功率技术的不断进步以及其应用领域的拓展,使得脉冲功率系统对脉冲功率开关的要求越来越高。碳化硅门极可关断晶闸管（SiC gate turn-off thyristor,SiC GTO）是应用在脉冲功率领域的一种重要的功率器件,其不仅具有较高的电流处理能力和高阻断电压的特性,而且比相同电压等级的Si基功率器件具有更低的漏电流、导通电阻和更高的工作温度,非常适合高压大电流的脉冲功率领域的应用。本文对4H-SiC的材料特性、GTO晶闸管的工作原理以及脉冲功率系统进行了介绍和分析,并针对脉冲功率领域的应用需求,设计了一款阻断电压为6000V的4H-SiC GTO晶闸管,通过优化器件结构,使器件具有良好的脉冲放电性能,并且进行了工艺流程的设计和版图的绘制。本文的主要内容如下:1、介绍了脉冲功率技术的发展历程,理论分析了电容储能型脉冲放电电路的工作机理,得到了脉冲功率开关的性能需求,确定了本文中4H-SiC GTO晶闸管的设计和优化的方向为低导通电阻和低开启延迟时间。分析了4H-SiC的材料特性及相关的器件仿真模型,研究了4H-SiC GTO晶闸管的器件结构和工作机理,并将多种GTO晶闸管进行了对比分析,对4H-SiC GTO晶闸管有了全面系统的理解,为后续的器件设计和优化提供了理论支持和指导作用。2、对4H-SiC GTO晶闸管的器件结构参数和性能的关系进行了仿真分析,并经过优化,确定了元胞及结终端的结构参数。元胞和结终端结构的阻断电压均超过了6000V并留有了足够的裕量;对于有源区面积为0.5cm2的器件,在电源电压为4000V,电容为1.1μF的脉冲放电仿真中,电流峰值为14kA时对应的器件导通压降仅为35.3V。并且考虑了流片单位的工艺能力,完成了器件的工艺流程设计和版图绘制。3、通过进一步对4H-SiC GTO晶闸管工作机理的研究,提出了一种具有较高阴极注入效率的新型4H-SiC GTO晶闸管结构,其具有很强的导通性能。静态导通性能仿真中,当导通电流密度为1000A/cm2时,该器件的比导通电阻比常规器件下降了约22.7%;在脉冲电流峰值为14kA,半周期宽度为1μs的脉冲放电仿真中,该器件在峰值电流时对应的导通压降比常规器件降低了约54.4%。
顾航[8]（2019）在《集成温度传感器的3300V SiC VDMOS设计》文中研究说明随着电力电子技术的发展,产业界对于功率半导体的要求已由最初对功能性的要求逐渐转而成为对其性能以及可靠性的要求。硅基功率器件经历漫长的岁月已然接近其理论极限。在此背景下,碳化硅凭借其优良的材料特性成为了制造功率半导体理想的材料。然而碳化硅在带来优良性能的同时也带来了大量可靠性问题,而大多数可靠性问题均和温度相关。在碳化硅功率半导体器件中4H-SiC MOSFET受到温度的影响尤其明显,为了使得4H-SiC MOSFET能稳定地工作在安全工作区（Safe Operating Area,SOA）,一般在智能功率模块中采用过温保护电路对其进行温度监测和过温保护,而过温保护的核心在于温度传感器。本文将主要采用TCAD Silvaco设计一种集成温度传感器的3300V 4H-SiC MOSFET。文章首先进行3300V 4H-SiC MOSFET元胞的设计工作,在仿真设计中将Athena与Atlas组合使用。首先通过Athena的工艺仿真得到合理的Pwell、N+和P+区域的纵向浓度分布,然后将针对4H-SiC MOSFET的重要尺寸参数进行优化设计。考虑到工艺平台的不稳定性和温漂可能对阈值电压造成的影响,该器件元胞的阈值电压设计为4.2V,相比于商业化产品偏高。元胞的击穿电压的设计为4688V,相较于额定耐压3300V该设计保留了30%的裕度。接下来文章将进行两种终端的优化设计。第一种终端结构是场限环,该终端具有与主器件工艺兼容的优点,该场限环与Pwell同一版次注入形成,通过调节环宽与环间距,最终设计的场限环终端实现96.81%的终端效率。此外,为了降低终端区的尺寸并提高离子注入浓度的工艺窗口,本文设计了另外一种补偿掺杂的结终端扩展结构（Counter Doped JTE）,该终端结构通过对JTE区进行N型补偿注入形成,该终端结构的终端效率为98.3%,且JTE区离子注入浓度的工艺窗口扩大为传统JTE终端的1.6倍。文章接下来进行集成温度传感器的设计工作。设计中采用表面横向集成的肖特基二极管作为测温元件,通过选取恰当的静态工作点使其获得较好的线性度与灵敏度。当工作电流为0.5mA时,温度传感器的线性度和灵敏度分别达到0.99927和1.18mV/K。为了满足单片集成的要求,该温度传感器与主器件之间进行了充分的电学隔离,文章将对温度传感器与主器件之间的串扰进行了仿真分析,并在瞬态大功率自发热的仿真环境下分析温度传感器的响应速度。结果显示,温度传感器与主器件之间没有串扰产生,温度传感器测温与MOSFET实际发热时间之间具有0.5μs的延迟。在文章的最后对本次集成温度传感器的3300V 4H-SiC的关键工艺进行了简单的介绍,并且结合国内SiC工艺平台的实际条件完成了版图设计工作。该版图采用符合实际工艺条件的设计规则,在工艺允许的条件下使得芯片获得最大的有源区面积。
刘彦娟[9]（2019）在《碳化硅槽栅IGBT的功耗与辐射效应研究》文中研究指明随着对能源节约以及环境保护的关注度的增加,功率半导体器件在人类社会中所起到的作用越来越大,人们对功率半导体器件的要求越来越高。此外,近些年通信业的快速发展对其系统内的开关电源的要求不断提高,即更高的开关频率、更小的开关能量损耗和更小的体积。随着技术的发展如何在不损害器件可靠性的基础上,降低槽栅IGBT的能量损耗,主要包括关断损耗和由通态压降所表征的通态功耗,一直是业界学者的研究热点,也是IGBT器件性能进一步提高所遇到的瓶颈问题。然而,对于IGBT器件而言,其导通功耗与关断损耗之间存在矛盾的关系,业界一般用通态压降与关断损耗之间的折衷曲线来衡量器件性能的优劣。本论文基于15 kV的4H-SiC槽栅n沟道IGBT器件,对其功耗进行研究,主要从降低其通态压降和减小其关断损耗两方面入手,设计了几种具有较低功耗的器件新结构。此外,为了弥补4H-SiC IGBT在重粒子条件下的单粒子烧毁效应（SEB）研究的不足,本文研究了 4H-SiC槽栅IGBT的单粒子烧毁效应的触发过程,同时研究了器件新结构的抗单粒子烧毁能力。本论文获得的主要创新成果归纳如下:（1）对于典型的4H-SiC槽栅IGBT器件,通常在沟槽栅的底部引入一个接地的P+屏蔽区,减小栅氧中的电场,提高栅氧的可靠性。然而,P+屏蔽区的引入会在电流的流通路径上引入两个寄生JFET电阻,增大器件的通态压降。为了解决上述问题,基于导通功耗的机理分析,设计了发射极沟槽的E-P+-TIGBT新器件结构。通过发射极沟槽及其底部的P+区来代替沟槽栅底部的P+屏蔽区,利用发射极沟槽底部的P+区在N-漂移区内产生的耗尽区来降低栅氧内电场,同时去除了寄生JFET电阻,在不退化器件其他电学特性的同时,达到降低通态压降和减小导通损耗的目的。（2）为了解决关断过程中对存储在N-漂移区内的过量载流子的抽取速度较慢的问题,基于关断损耗的机理分析,设计了集电极肖特基接触结构S-TIGBT。通过在集电极侧引入一个反向偏置的肖特基结,会在P型集电区内引入一个高电场,在电场的作用下,到达P型集电区的电子会被快速抽取到集电极,加快了电子的抽取速度。同时电场对电子的抽取速度不受温度的影响,达到了减小关断损耗、改善温度特性的目的。（3）为了解决短路阳极结构（RC-IGBT）的I-V特性曲线中出现的负微分电阻效应问题,设计了一种新型阳极结构—集成NPN集电极结构npn-TIGBT。通过使用N型衬底取代部分P+集电极区,在集电极侧引入一个处于关断状态的NPN管。而无论器件处于导通还是关断状态,该NPN管的发射结—P型集电区/N型衬底结均处于反偏状态。这会在该PN结附近引入一个附加电场,将到达P型集电区的电子强制地抽取到集电极,达到了提高电子抽取速度、减小关断损耗的目的。（4）目前对于4H-SiC基功率半导体器件辐射效应的研究主要集中在MOSFETs和二极管,而对槽栅IGBT器件的射效应研究的报道还很少。为了弥补4H-SiC槽栅IGBT辐射效应研究的不足以及为其在强辐射领域的广泛应用提供理论基础,研究了 4H-SiC槽栅IGBT的单粒子烧毁效应（SEB）的触发过程。基于单粒子烧毁机理,研究了 S-TIGBT与npn-TIGBT的SEB特性,通过减小器件内部寄生PNP管的电流增益的方法,实现了抗单粒子烧毁能力的提高。
包梦恬[10]（2019）在《碳化硅LDMOS器件高压新结构研究》文中研究表明随着人类社会的智能化进程加速、大数据和人工智能技术的应用日益普及,对微电子器件的需求非线性增长,以SiC、GaN为代表的第三代半导体材料,以其优异的物理化学性能有效改善了功率半导体器件的性能指标,解决了硅基功率半导体器件面临着由材料限制带来的诸多问题,满足了航空航天、智能装备、智能交通、物联网工程、消费电子等国民经济的各个行业和领域对高压、高频、高功率、高温以及抗辐射功率半导体的需求。与纵向分立器件相比,横向双扩散金属氧化物半导体（Laterally Double-Diffused Metal-Oxide-Semiconductor,LDMOS）器件因其固有栅电荷小、便于集成的优势,广泛应用于各种智能设备。但是,SiC LDMOS器件的研究,仍然面临LDMOS器件普遍存在的击穿电压与导通电阻的矛盾关系;同时,对于SiC LDMOS器件,还存在由SiC自身晶格特性限制的SiC/SiO2界面退化问题,目前尚未形成高可靠性的工艺流程。SiC LDMOS器件击穿电压与导通电阻的矛盾关系,由SiC/SiO2界面退化导致的沟道反型层迁移率低,可靠性研究不充分等问题,严重影响了器件的性能与应用。因此,深入研究SiC LDMOS器件的电场调制原理与工艺可行性设计,优化击穿电压与导通电阻的折衷关系、提高沟道反型层迁移率和器件可靠性,有助于推动SiC LDMOS器件的商用进程。本文研究以优化SiC LDMOS器件的击穿电压与导通电阻折衷关系为基本目标,借助SiC材料自身的耐压特性,确保器件一定的耐高压水平,在此前提下探讨SiC LDMOS器件的电场调制原理,以电场调制技术为主要手段,通过优化器件击穿电压的敏感参数、提高漂移区掺杂浓度来改善器件的品质因数,实现器件耐压、功率功耗和响应速度的整体改善。为此,本文的主要工作如下:（1）在文献研究的基础上,针对本文的研究需求,系统的梳理、归纳出高压SiC LDMOS器件设计与仿真研究的半导体物理学框架方程、量子统计学模型体系,借助理论与文献经验修订了模型参数,并归纳凝练出本文SiC LDMOS器件设计的指导思想,核心是发挥SiC材料优良的微电子学特性,对Si LDMOS器件设计过程中通常的技术取向做出必要的修正,发挥SiC材料与器件结构对器件性能的交互影响,使SiC材料与器件结构对器件性能的提升产生“1+1>2”的效应。（2）为解决LDMOS器件击穿电压与导通电阻的矛盾关系,基于RESURF原理、介质场增强原理,部分SOI技术,横向变厚度技术,提出一种具有双L形埋氧层的横向功率器件DL-SiC LDMOS。在该器件结构中,利用L形埋氧层的拐角形成固定电荷积累,通过增强埋氧层电场来提高漂移区内部的电场强度。在有源区下方以及漂移区下方双L埋氧层之间的SiC窗,解除了埋氧层对漂移区纵向电场扩展以及有源区散热的限制。该结构可同时实现提高器件的耐压性能,优化器件的品质因数,改善器件的散热性能。（3）为解决DL-SiC LDMOS器件由于SiC/SiO2界面质量缺陷导致的工艺可靠性问题,在继承DL-SiC LDMOS器件设计经验的基础上,提出一种基于体结构的具有阶梯复合漂移区的SiC横向功率器件SC-LDMOS。利用横向变厚度技术,对器件漂移区表面横向电场分布进行优化。采用Multi RESURF技术,在增加器件纵向电场强度、进一步提高SC-LDMOS器件耐压性能的基础上,通过提高漂移区表面的掺杂浓度来降低器件的导通电阻,实现了器件的品质因数、开关速度和散热性能的整体折衷优化。（4）将SC-LDMOS器件耐压性能的研究延伸至辐照环境,考察单粒子辐照效应对器件击穿电压的影响,并采用P+源区扩展法对器件的SEB效应进行加固。本文在研究SC-LDMOS器件单粒子辐照损伤问题的过程中,依据SiC的临界击穿电场与SiO2相近的客观事实,和器件的材料与结构对器件的击穿电压存在交互影响的认知,认为在SiC LDMOS器件中,SEB阈值与SEGR阈值相差不会太大,4H-SiC LDMOS器件单粒子辐照损伤不存在如“Si LDMOS器件单粒子辐照效应体现在易触发SEB损伤”的固定模式。SiC LDMOS器件单粒子辐照效应的触发主要受器件结构特性的影响,SEB和SEGR触发均可发生。本文关于SC-LDMOS器件单粒子辐照效应的仿真结果支持了这一观点。
二、4H-SiC npn BJT特性研究（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、4H-SiC npn BJT特性研究（论文提纲范文）
（1）大功率4H-SiC GTO的结构设计与特性研究（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 SiC GTO发展历史和现状 |
| 1.3 本文主要工作 |
| 第二章 4H-SiC GTO器件基础 |
| 2.1 4H-SiC GTO器件的基本结构 |
| 2.2 4H-SiC GTO器件的基本电学特性 |
| 2.2.1 正向阻断特性 |
| 2.2.2 开启特性 |
| 2.2.3 正向导通特性 |
| 2.2.4 关断特性 |
| 2.3 4H-SiC GTO器件的脉冲放电特性 |
| 2.4 本章小结 |
| 第三章 10 kV SiC GTO器件结构设计 |
| 3.1 仿真物理模型 |
| 3.1.1 禁带宽度变窄模型 |
| 3.1.2 杂质不完全电离模型 |
| 3.1.3 迁移率模型 |
| 3.1.4 载流子产生-复合模型 |
| 3.1.5 碰撞电离模型 |
| 3.2 元胞结构参数设计与优化 |
| 3.2.1 P-长基区 |
| 3.2.2 N-短基区 |
| 3.2.3 P+阳极区 |
| 3.2.4 P型缓冲区 |
| 3.2.5 N型缓冲区 |
| 3.2.6 阳极宽度 |
| 3.2.7 门极宽度 |
| 3.3 结终端设计与优化 |
| 3.3.1 单区结终端扩展结构 |
| 3.3.2 刻蚀结终端扩展结构 |
| 3.3.3 带有调制环的刻蚀结终端扩展结构 |
| 3.4 本章小结 |
| 第四章 10 kV SiC GTO器件特性研究 |
| 4.1 SiC GTO器件静态特性研究 |
| 4.1.1 正向阻断特性 |
| 4.1.2 正向导通特性 |
| 4.1.3 载流子寿命对正向导通特性的影响 |
| 4.2 温度特性 |
| 4.2.1 正向导通特性的温度特性 |
| 4.2.2 正向阻断特性的温度特性 |
| 4.3 SiC GTO器件动态特性研究 |
| 4.3.1 双脉冲开关特性 |
| 4.3.2 脉冲放电特性 |
| 4.4 本章小结 |
| 第五章 电流增强的10 kV SiC GTO器件特性研究 |
| 5.1 电流增强的SiC GTO器件研究 |
| 5.1.1 电流增强的SiC GTO器件结构设计 |
| 5.1.2 电流增强的SiC GTO器件特性研究 |
| 5.2 电流增强的SiC PiN器件研究 |
| 5.2.1 电流增强的SiC PiN器件参数设计 |
| 5.2.2 电流增强的SiC PiN器件流片制造 |
| 5.2.3 电流增强的SiC PiN器件测试结果 |
| 5.3 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（2）基于4H-SiC BJT的单片集成智能功率芯片关键技术的研究（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 碳化硅功率器件概述 |
| 1.2.1 碳化硅材料的优势 |
| 1.2.2 碳化硅功率器件发展现状 |
| 1.2.3 SiC BJT的优势 |
| 1.3 碳化硅功率集成技术概述 |
| 1.3.1 功率集成技术简介 |
| 1.3.2 碳化硅功率集成技术的发展现状 |
| 1.4 本文主要研究工作 |
| 第2章 功率集成结构器件部件设计与优化 |
| 2.1 TCAD仿真模型及参数 |
| 2.2 SiC BJT设计与优化 |
| 2.2.1 关键静态电学参数 |
| 2.2.2 SiC功率BJT元胞参数优化 |
| 2.2.3 小信号SiC LBJT元胞参数优化 |
| 2.3 SiC JBS二极管设计与优化 |
| 2.3.1 PiN部分的优化 |
| 2.3.2 肖特基部分的优化 |
| 2.4 1.2kV终端结构设计与优化 |
| 2.5 集成逆导型器件耐压保护环设计与优化 |
| 2.5.1 碳化硅逆导型功率器件研究现状 |
| 2.5.2 集成逆导型器件耐压退化问题分析及解决措施 |
| 2.5.3 SiC BJT/二极管集成器件研制与测试 |
| 2.6 本章小结 |
| 第3章 SiC PIC中隔离结构设计与验证 |
| 3.1 功率集成中常用隔离方案简介 |
| 3.1.1 自隔离 |
| 3.1.2 PN结隔离 |
| 3.1.3 介质隔离 |
| 3.2 钒离子注入形成半绝缘结构的原理 |
| 3.3 碳化硅中钒离子注入的SRIM仿真分析 |
| 3.3.1 离子注入能量与注入深度的关系 |
| 3.3.2 离子注入对SiC晶格的损伤 |
| 3.4 碳化硅中钒离子注入的工艺设计与实现 |
| 3.4.1 钒离子注入工艺设计 |
| 3.4.2 钒离子在SiC内的分布 |
| 3.5 碳化硅中半绝缘结构隔离性能 |
| 3.6 本章小结 |
| 第4章 SiC PIC兼容性工艺设计与验证 |
| 4.1 单片集成智能功率芯片结构 |
| 4.2 单片集成智能功率芯片工艺设计 |
| 4.2.1 工艺兼容性分析 |
| 4.2.2 工艺设计与验证 |
| 4.3 单片集成芯片特性测试 |
| 4.3.1 SiC功率BJT正向导通特性 |
| 4.3.2 SiC功率BJT正向阻断特性 |
| 4.3.3 小信号SiC LBJT正向导通特性 |
| 4.3.4 小信号SiC LBJT正向阻断特性 |
| 4.3.5 器件间的隔离性能分析 |
| 4.4 本章小结 |
| 第5章 SiC BJT的SPICE建模及其应用 |
| 5.1 SiC BJT建模研究现状及存在的问题 |
| 5.1.1 SiC BJT模型研究现状 |
| 5.1.2 现有SiC BJT SPICE模型中存在的问题 |
| 5.2 SiC BJT中界面复合效应分析 |
| 5.3 SiC/SiO_2界面复合效应表征 |
| 5.4 SiC功率BJT的SRGP模型 |
| 5.4.1 SRGP模型建立 |
| 5.4.2 模型参数提取 |
| 5.4.3 SRGP模型验证 |
| 5.4.4 SRGP模型在等比例驱动设计中的应用 |
| 5.5 小信号SiC LBJT的SPICE模型及应用 |
| 5.5.1 SiC LBJT的SPICE模型 |
| 5.5.2 SiC LBJT模型及在集成电路设计中的应用 |
| 5.6 本章小结 |
| 第6章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 后续研究展望 |
| 参考文献 |
| 致谢 |
| 附录A 攻读学位期间取得的研究成果 |
（3）4H-SiC高温双极型集成运算放大器设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 课题背景与意义 |
| 1.2 国内外研究进展 |
| 1.2.1 SiC集成双极型晶体管的研究进展 |
| 1.2.2 SiC高温集成电路的研究进展 |
| 1.3 论文主要工作及结构安排 |
| 2 SiC双极型集成运算放大器结构及原理 |
| 2.1 SiC材料特性 |
| 2.1.1 4H-SiC材料参数 |
| 2.1.2 温度对4H-SiC材料参数影响 |
| 2.2 SiC集成双极型晶体管特性分析 |
| 2.2.1 SiC集成双极型晶体管结构及工作特性 |
| 2.2.2 SiC BJT放大和开关作用 |
| 2.3 SiC集成运放电路 |
| 2.3.1 SiC集成运放电路结构 |
| 2.3.2 SiC基本放大结构 |
| 2.4 本章小结 |
| 3 SiC集成双极型晶体管电路级模型建立 |
| 3.1 SiC集成双极型晶体管电路级模型建立 |
| 3.1.1 模型参数 |
| 3.1.2 模型参数物理描述 |
| 3.1.3 参数提取 |
| 3.1.4 连续性模型建立 |
| 3.1.5 考虑外基区复合的连续性模型建立 |
| 3.2 模型验证与分析 |
| 3.3 本章小结 |
| 4 SiC双极型集成运算放大器电路设计 |
| 4.1 单元电路设计分析 |
| 4.1.1 电流源电路设计 |
| 4.1.2 差分对电路设计 |
| 4.1.3 射极跟随器电路设计 |
| 4.1.4 输出级设计 |
| 4.2 整体电路设计分析 |
| 4.3 整体电路仿真分析 |
| 4.3.1 输入失调电压\电流、输入偏置电流 |
| 4.3.2 共模输入范围与输出摆幅 |
| 4.3.3 开环差模电压放大倍数、共模抑制比 |
| 4.3.4 闭环电压增益和带宽 |
| 4.4 本章小结 |
| 5 结论与展望 |
| 5.1 结论 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读学位期间主要研究成果 |
（4）SiC集成双极型晶体管的特性研究（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 研究背景与意义 |
| 1.2 SiC集成双极型晶体管的研究现状 |
| 1.3 SiC集成双极型晶体管存在的问题 |
| 1.4 论文主要工作及结构安排 |
| 2 SiC集成双极型晶体管工作原理及仿真模型 |
| 2.1 SiC集成双极型晶体管的工作原理 |
| 2.2 SiC集成双极型晶体管的基本电学特性 |
| 2.2.1 正向直流特性 |
| 2.2.2 频率特性 |
| 2.3 SiC集成双极型晶体管的仿真模型与参数选取 |
| 2.4 本章小结 |
| 3 SiC集成双极型晶体管结构参数的优化 |
| 3.1 发射区结构参数的优化 |
| 3.1.1 发射区厚度的优化 |
| 3.1.2 发射区掺杂浓度的优化 |
| 3.1.3 发射区横向长度的优化 |
| 3.2 基区结构参数的优化 |
| 3.2.1 基区厚度的优化 |
| 3.2.2 基区掺杂浓度的优化 |
| 3.2.3 外基区长度的优化 |
| 3.3 集电区结构参数的优化 |
| 3.4 本章小结 |
| 4 SiC集成双极型晶体管的特性研究 |
| 4.1 少子寿命对SiC集成双极型晶体管特性影响的研究 |
| 4.1.1 发射区少子寿命对特性的影响 |
| 4.1.2 基区少子寿命对特性的影响 |
| 4.2 温度对SiC集成双极型晶体管特性影响的研究 |
| 4.2.1 温度对SiC半导体材料特性的影响分析 |
| 4.2.2 温度对SiC集成双极型晶体管特性的影响研究 |
| 4.3 外基区界面态对SiC集成双极型晶体管电流增益影响的研究 |
| 4.3.1 外基区界面态对电流增益的影响机制 |
| 4.3.2 外基区界面态对电流增益的影响研究 |
| 4.3.3 缓变基区掺杂结构对高界面态密度下电流增益的改善 |
| 4.4 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间主要研究成果 |
（5）功率4H-SiC UMOSFET单粒子烧毁及加固结构研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 空间辐射环境 |
| 1.3 单粒子烧毁效应 |
| 1.4 SiC功率MOSFET单粒子烧毁效应国内外研究现状 |
| 1.5 本文的主要工作 |
| 2 功率4H-SiC UMOSFET器件的基本理论与仿真 |
| 2.1 功率4H-SiC UMOSFET器件的基本结构与工作原理 |
| 2.2 功率4H-SiC UMOSFET器件的结构与基本特性仿真 |
| 2.2.1 功率4H-SiC UMOSFET器件的结构仿真 |
| 2.2.2 功率4H-SiC UMOSFET器件的基本电学特性仿真 |
| 2.3 功率4H-SiC UMOSFET仿真结果校准 |
| 2.4 本章小结 |
| 3 功率4H-SiC UMOSFET单粒子烧毁效应仿真研究 |
| 3.1 功率4H-SiC UMOSFET单粒子烧毁效应触发机理 |
| 3.2 功率4H-SiC UMOSFET单粒子烧毁效应相关模拟工作 |
| 3.2.1 线性能量传输 |
| 3.2.2 电子-空穴对产生率函数 |
| 3.3 功率4H-SiC UMOSFET单粒子烧毁效应仿真研究 |
| 3.3.1 功率4H-SiC UMOSFET的 SEB敏感入射位置 |
| 3.3.2 功率4H-SiC UMOSFET的 SEB性能表征 |
| 3.4 功率4H-SiC UMOSFET单粒子烧毁效应常用加固方法仿真研究 |
| 3.4.1 带P~+源区扩展的功率4H-SiC UMOSFET的 SEB性能表征 |
| 3.4.2 带N缓冲层与P~+源区扩展的功率4H-SiC UMOSFET的 SEB性能表征 |
| 3.5 本章小结 |
| 4 N岛缓冲层4H-SiC UMOSFET单粒子烧毁效应研究 |
| 4.1 N岛缓冲层4H-SiC UMOSFET结构机理与参数 |
| 4.1.1 N岛缓冲层4H-SiC UMOSFET结构原理 |
| 4.1.2 4H-SiC NITG-MOSFET与 TG-MOSFET器件仿真结构参数 |
| 4.2 4H-SiC NITG-MOSFET与 TG-MOSFET基础电学特性仿真结果研究 |
| 4.3 4H-SiC NITG-MOSFET与 TG-MOSFET SEB特性仿真结果研究 |
| 4.3.1 4H-SiC NITG-MOSFET与 TG-MOSFET SEB基础特性研究 |
| 4.3.2 4H-SiC TG-MOSFET与 NITG-MOSFET SEB触发与加固机理仿真 |
| 4.3.3 4H-SiC TG-MOSFET与 NITG-MOSFET SEB性能表征仿真 |
| 4.4 4H-SiC NITG-MOSFET参数讨论与优化 |
| 4.5 4H-SiC NITG-MOSFET工艺制造过程简介 |
| 4.6 本章小结 |
| 5 多层N岛缓冲层4H-SiC UMOSFET单粒子烧毁效应研究 |
| 5.1 4H-SiC UMOSFET单粒子烧毁热损伤仿真研究 |
| 5.1.1 4H-SiC UMOSFET单粒子烧毁器件温度与漏源电流表征对比 |
| 5.1.2 4H-SiC UMOSFET单粒子烧毁器件性能表征与LET值相关研究 |
| 5.2 双层N岛缓冲层4H-SiC UMOSFET单子烧毁效应仿真研究 |
| 5.2.1 4H-SiC DNITG-MOSFET结构与参数 |
| 5.2.2 4H-SiC DNITG-MOSFET单粒子烧毁温度表征仿真结果 |
| 5.2.3 4H-SiC DNITG-MOSFET抗单粒子烧毁加固机理与表征分析 |
| 5.3 4H-SiC DNITG-MOSFET参数讨论与优化 |
| 5.4 本章小结 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录一 作者在读研期间发表的学术论文及参加的科研项目 |
（6）4H-SiC槽栅IGBT低功耗结构设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 国内外发展现状 |
| 1.3 本文的主要工作 |
| 2 4H-SiC IGBT的器件理论与仿真 |
| 2.1 SiC的物理性质 |
| 2.2 4H-SiC IGBT器件的基本特性 |
| 2.2.1 4H-SiC IGBT器件的基本结构 |
| 2.2.2 4H-SiC IGBT器件的正向导通特性 |
| 2.2.3 4H-SiC IGBT器件的耐压特性 |
| 2.2.4 4H-SiC IGBT器件的开关特性 |
| 2.3 仿真平台介绍 |
| 2.4 4H-SiC IGBT物理模型 |
| 2.4.1 漂移扩散模型 |
| 2.4.2 迁移率模型 |
| 2.4.3 禁带宽度模型 |
| 2.4.4 杂质不完全离化模型 |
| 2.4.5 复合模型 |
| 2.4.6 碰撞电离模型 |
| 2.4.7 有效状态密度模型 |
| 2.5 本章小结 |
| 3 4H-SiC PTC-TIGBT结构设计与仿真 |
| 3.1 器件的结构与仿真参数 |
| 3.1.1 4H-SiC PTC-TIGBT结构设计 |
| 3.1.2 4H-SiC PTC-TIGBT仿真参数设置 |
| 3.2 PTC-TIGBT静态特性仿真 |
| 3.2.1 正向导通特性 |
| 3.2.2 正向耐压特性 |
| 3.3 PTC-TIGBT动态特性仿真 |
| 3.4 PTC-TIGBT参数优化 |
| 3.4.1 沟槽集电极宽度优化 |
| 3.4.2 沟槽集电极深度优化 |
| 3.4.3 P~+沟槽集电极浓度优化 |
| 3.4.4 P~+集电极浓度优化 |
| 3.4.5 N~-漂移区载流子寿命优化 |
| 3.5 工艺流程设计 |
| 3.6 本章小结 |
| 4 4H-SiC NPN-TIGBT结构设计与仿真 |
| 4.1 4H-SiC NPN-TIGBT结构设计与仿真参数 |
| 4.2 静态特性仿真 |
| 4.2.1 4H-SiC NPN-TIGBT正向导通特性 |
| 4.2.2 4H-SiC NPN-TIGBT正向耐压特性 |
| 4.3 动态特性仿真 |
| 4.4 4H-SiC NPN-TIGBT参数优化 |
| 4.4.1 NPN层宽度优化 |
| 4.4.2 NPN层深度优化 |
| 4.4.3 NPN层浓度优化 |
| 4.5 工艺流程 |
| 4.6 本章小结 |
| 5 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 致谢 |
| 参考文献 |
| 附录一 作者在读研期间发表的学术论文及参加的科研项目 |
（7）一种应用于脉冲功率领域的4H-SiC GTO晶闸管的设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 选题背景 |
| 1.2 脉冲功率开关的研究现状和发展态势 |
| 1.3 4H-SiC GTO晶闸管的国内外研究进展 |
| 1.4 本文的主要工作 |
| 第二章 脉冲功率系统与开关器件研究 |
| 2.1 电容储能型脉冲放电电路 |
| 2.2 4H-SiC材料特性和物理模型 |
| 2.2.1 晶体结构 |
| 2.2.2 碰撞电离率模型 |
| 2.2.3 迁移率模型 |
| 2.2.4 不完全离化模型 |
| 2.2.5 SRH复合及俄歇复合模型 |
| 2.2.6 禁带宽度变窄模型 |
| 2.3 4H-SiC GTO晶闸管的器件结构及工作机理 |
| 2.3.1 器件结构 |
| 2.3.2 正向导通特性 |
| 2.3.3 正向阻断特性及触发过程 |
| 2.4 4H-SiC GTO与 Si GTO晶闸管的器件机理及性能对比 |
| 2.4.1 导通性能 |
| 2.4.2 温度依赖性 |
| 2.4.3 开关速度 |
| 2.4.4 应用领域 |
| 2.5 P型及N型4H-SiC GTO晶闸管的器件机理及性能对比 |
| 2.5.1 导通性能 |
| 2.5.2 阻断电压 |
| 2.5.3 制作工艺 |
| 2.6 本章小结 |
| 第三章 4H-SiC GTO晶闸管的设计与优化 |
| 3.1 元胞设计与优化 |
| 3.1.1 静态性能优化 |
| 3.1.2 脉冲放电性能优化 |
| 3.2 结终端设计与优化 |
| 3.2.1 结终端设计理论 |
| 3.2.2 本文结终端的设计和优化 |
| 3.3 工艺流程及版图设计 |
| 3.3.1 工艺流程设计 |
| 3.3.2 版图设计 |
| 3.4 本章小结 |
| 第四章 带有注入增强缓冲层的4H-SiC GTO晶闸管 |
| 4.1 器件结构及工作原理 |
| 4.2 静态特性分析 |
| 4.3 脉冲特性分析 |
| 4.3.1 窄脉冲放电 |
| 4.3.2 宽脉冲放电 |
| 4.4 本章小结 |
| 第五章 工作总结与展望 |
| 5.1 本文工作总结 |
| 5.2 工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
（8）集成温度传感器的3300V SiC VDMOS设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 SiC MOSFET的发展历史及研究现状 |
| 1.3 温度传感器与过温保护电路 |
| 1.4 本文的主要工作安排 |
| 第二章 3300V4H-SiC VDMOS器件设计 |
| 2.1 4H-SiC VDMOS理论基础 |
| 2.1.1 正向特性 |
| 2.1.2 阻断特性 |
| 2.2 仿真模型校准 |
| 2.2.1 Selberherr's Model |
| 2.2.2 Lombardi CVT Model |
| 2.2.3 Dual Pearson Model |
| 2.3 4H-SiC VDMOS电学特性仿真 |
| 2.3.1 Pwell浓度分布设计 |
| 2.3.2 JFET区宽度设计 |
| 2.4 结终端设计 |
| 2.4.1 场限环终端设计 |
| 2.4.2 CD-JTE设计 |
| 2.5 本章小结 |
| 第三章 集成温度传感器的设计 |
| 3.1 SBD温度传感器的理论基础 |
| 3.2 热仿真模型校准 |
| 3.2.1 晶格自发热模型 |
| 3.2.2 热导率模型 |
| 3.2.3 热容模型 |
| 3.2.4 热边界条件定义 |
| 3.3 温度传感器的结构设计 |
| 3.4 工作电流选取 |
| 3.5 温度传感器的串扰分析 |
| 3.5.1 温度传感器对VDMOS的影响 |
| 3.5.2 VDMOS对温度传感器的影响 |
| 3.6 温度传感器测温仿真 |
| 3.6.1 温度传感器测温 |
| 3.6.2 温度传感器的响应速度 |
| 3.7 本章小结 |
| 第四章 版图设计与相关工艺 |
| 4.1 部分关键工艺介绍 |
| 4.1.1 离子注入 |
| 4.1.2 欧姆接触 |
| 4.2 版图设计 |
| 4.2.1 传统VDMOS版图设计 |
| 4.2.2 集成温度传感器的VDMOS版图设计 |
| 4.3 本章小结 |
| 第五章 总结 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间获得的研究成果 |
（9）碳化硅槽栅IGBT的功耗与辐射效应研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 中英文对照表 |
| 第1章 绪论 |
| 1.1 研究背景及意义 |
| 1.1.1 碳化硅材料优势 |
| 1.1.2 碳化硅器件的应用 |
| 1.1.3 SiC_n沟道IGBT器件的优势 |
| 1.2 SiC MOSFET的发展概述 |
| 1.3 SiC IGBT的发展和研究现状 |
| 1.4 本文的主要研究内容及章节安排 |
| 第2章 4H-SiC槽栅IGBT的功耗机理分析 |
| 2.1 IGBT的功耗机理分析 |
| 2.1.1 导通功耗 |
| 2.1.2 关断功耗 |
| 2.1.3 开启功耗 |
| 2.2 IGBT器件结构参数选取 |
| 2.3 理论模型验证 |
| 2.3.1 导通功耗对比 |
| 2.3.2 关断功耗对比 |
| 2.3.3 开启功耗对比 |
| 2.4 本章小结 |
| 第3章 具有低通态压降的4H-SiC槽栅IGBT |
| 3.1 E-P+-TIGBT工作原理 |
| 3.1.1 器件以及材料参数设置 |
| 3.1.2 工艺流程 |
| 3.2 静态特性 |
| 3.2.1 阻断特性 |
| 3.2.2 Ⅰ-Ⅴ特性 |
| 3.2.3 温度的影响 |
| 3.3 动态特性 |
| 3.3.1 关断特性 |
| 3.3.2 频率特性 |
| 3.3.3 电容特性 |
| 3.4 P+屏蔽区参数对器件性能的影响 |
| 3.5 本章小结 |
| 第4章 具有低关断损耗的4H-SiC槽栅IGBT |
| 4.1 集电极部分肖特基接触的S-TIGBT |
| 4.1.1 工作原理 |
| 4.1.2 静态特性 |
| 4.1.3 动态特性 |
| 4.1.4 器件结构参数的影响 |
| 4.1.5 温度的影响 |
| 4.2 集成NPN集电极的npn-TIGBT |
| 4.2.1 工作原理 |
| 4.2.2 DC特性 |
| 4.2.3 关断特性 |
| 4.2.4 器件参数变化的影响 |
| 4.2.5 温度的影响 |
| 4.2.6 电路参数变化的影响 |
| 4.3 本章小结 |
| 第5章 4H-SiC槽栅IGBT的单粒子烧毁效应研究 |
| 5.1 单粒子烧毁效应机理 |
| 5.2 SEB仿真条件设置 |
| 5.3 单粒子烧毁特性研究 |
| 5.3.1 O-TIGBT器件的SEB特性研究 |
| 5.3.2 S-TIGBT器件的SEB特性研究 |
| 5.3.3 npn-TIGBT器件的SEB特性研究 |
| 5.4 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间发表的论文和取得的科研成果 |
| 致谢 |
（10）碳化硅LDMOS器件高压新结构研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 中英文缩略语对照 |
| 第1章 绪论 |
| 1.1 选题及其目的和意义 |
| 1.2 LDMOS器件研究现状 |
| 1.3 SiC LDMOS器件研究综述 |
| 1.3.1 SiC晶体的性质 |
| 1.3.2 结构参数与SiC器件载流子迁移率的研究 |
| 1.3.3 RESURF结构与SiC器件性能关系的研究 |
| 1.3.4 掺杂工艺与SiC器件性能关系的研究 |
| 1.3.5 栅工程与SiC器件性能关系的研究 |
| 1.3.6 SiC器件中的欧姆接触问题的研究 |
| 1.3.7 SiC器件辐照效应的研究 |
| 1.4 研究内容与论文结构 |
| 第2章 器件设计与仿真原理 |
| 2.1 理论框架与模型 |
| 2.1.1 半导体物理学框架 |
| 2.1.2 仿真研究模型体系 |
| 2.2 电场调制基本原理 |
| 2.2.1 RESURF原理 |
| 2.2.2 介质场增强原理与部分SOI技术 |
| 2.2.3 横向变掺杂与横向变厚度技术 |
| 2.2.4 Multi RESURF技术 |
| 2.3 单粒子效应基本原理 |
| 2.4 本章小结 |
| 第3章 具有双L形埋氧层的SiC LDMOS器件研究 |
| 3.1 DL-SiC LDMOS器件设计思想与结构参数 |
| 3.1.1 SiC LDMOS器件设计的指导思想 |
| 3.1.2 DL-SiC LDMOS器件结构与参数 |
| 3.2 SiC材料与器件结构的交互作用分析 |
| 3.3 器件性能对比仿真实验 |
| 3.3.1 击穿电压 |
| 3.3.2 正向特性 |
| 3.3.3 自加热效应 |
| 3.4 DL-SiC LDMOS器件结构参数变化对耐压性能的影响 |
| 3.5 本章小结 |
| 第4章 具有阶梯复合漂移区的SiC LDMOS器件研究 |
| 4.1 SC-LDMOS器件的设计 |
| 4.2 器件性能对比仿真实验 |
| 4.2.1 反向特性 |
| 4.2.2 正向特性 |
| 4.2.4 开关特性 |
| 4.3 SC-LDMOS器件结构参数变化对耐压性能的影响 |
| 4.4 本章小结 |
| 第5章 单粒子辐照条件下SC-LDMOS器件耐压性能研究 |
| 5.1 单粒子效应仿真实验条件 |
| 5.2 器件结构与辐照损伤机理 |
| 5.3 SC-LDMOS器件单粒子辐照效应仿真实验 |
| 5.3.1 器件的SEB敏感位置分析 |
| 5.3.2 器件单粒子烧毁效应分析 |
| 5.3.3 器件单粒子栅穿效应分析 |
| 5.4 SC-LDMOS器件的SEB加固研究 |
| 5.4.1 SC-LDMOS器件的加固方法 |
| 5.4.2 器件加固前后基本电学性能比较 |
| 5.4.3 器件加固结构的单粒子效应研究 |
| 5.5 本章小结 |
| 结论 |
| 参考文献 |
| 攻读博士学位期间发表的论文和取得的科研成果 |
| 致谢 |
四、4H-SiC npn BJT特性研究（论文参考文献）
- [1]大功率4H-SiC GTO的结构设计与特性研究[D]. 罗佳敏. 电子科技大学, 2021(01)
- [2]基于4H-SiC BJT的单片集成智能功率芯片关键技术的研究[D]. 梁世维. 湖南大学, 2020
- [3]4H-SiC高温双极型集成运算放大器设计[D]. 朱龙翔. 西安理工大学, 2020
- [4]SiC集成双极型晶体管的特性研究[D]. 唐新宇. 西安理工大学, 2020
- [5]功率4H-SiC UMOSFET单粒子烧毁及加固结构研究[D]. 林茂. 杭州电子科技大学, 2020
- [6]4H-SiC槽栅IGBT低功耗结构设计[D]. 苏芳文. 杭州电子科技大学, 2020
- [7]一种应用于脉冲功率领域的4H-SiC GTO晶闸管的设计[D]. 高吴昊. 电子科技大学, 2019(01)
- [8]集成温度传感器的3300V SiC VDMOS设计[D]. 顾航. 电子科技大学, 2019(01)
- [9]碳化硅槽栅IGBT的功耗与辐射效应研究[D]. 刘彦娟. 哈尔滨工程大学, 2019
- [10]碳化硅LDMOS器件高压新结构研究[D]. 包梦恬. 哈尔滨工程大学, 2019