一、实时视频编解码系统加速策略研究（论文文献综述）
孙鹏达[1]（2020）在《自适应分布式视频压缩感知系统的设计与实现》文中认为分布式视频压缩感知（Distributed Compressed Video Sensing,DCVS）作为一种新型视频编解码方案,通过采用独立编码、联合解码的方式,有效地将编码端的计算复杂度转移到解码端,降低了编码端的计算复杂度。同时,结合压缩感知技术,该方案克服了奈奎斯特采样速率的限制,可同时完成数据采样和数据压缩,极大地简化了编码过程,适用于编码端物理资源有限的多媒体通信场景。目前,DCVS理论已经取得了众多研究成果,其中,基于多假设预测残差重构方案因其优秀的重构性能吸引了众多关注。然而,现有方案大多仍处于理论研究阶段,理想假设较多,对实际应用场景的考虑较少。为了验证DCVS方案的可行性,本文设计并实现了一种自适应分布式视频压缩感知编解码系统,并且针对系统实现过程中出现的问题提出了一系列改进方案。主要的工作总结如下:首先,在现有的DCVS方案中,关键帧的采样率过高,影响了编码端压缩效率的提升,此外,DCVS方案未考虑非关键帧与相邻关键帧之间的帧相关性,致使冗余信息重复地被编码发送。为了解决上述问题,本文将关键帧内的图像块按纹理值划分为3类,并为每种类型的图像块分配不同大小的采样率,在保证重构质量的前提下,降低了关键帧编码后的数据量。对于非关键帧,本文根据帧内图像块与相邻关键帧中对应块的相似程度,对相似度较高的图像块采取了“不编码”、“不发送”的数据处理策略,大幅提升了DCVS方案的编码压缩效率,缓解了编码传输的压力。其次,本文研究了DCVS中常用的基于兰德韦伯平滑迭代的分块压缩感知（Block Compressed Sensing with Smooth Projected Landweber,BCS-SPL）算法,其在重构时使用固定尺度因子进行阈值判断,导致其重构质量在面对不同纹理细节的图像时会出现较大波动。为此,本文结合图像的统计最佳尺度因子与图像纹理值之间的关系,提出了一种自适应阈值计算模型,通过采用自适应调整的近似最优尺度因子来代替阈值计算中的固定尺度因子,有效地提高了BCS-SPL算法的重构质量。再次,本文基于上述改进方案设计了自适应分布式视频压缩感知编解码系统。并且针对系统重构速度较慢、解码端延迟较高等问题,提出了一种基于GPU并行计算的重构方案,将大量重复的串行计算改为并行计算,显着地缩短了重构时间,提高了DCVS系统在实际应用中的计算效率。最后,仿真结果表明,本文提出的自适应分布式视频压缩感知方案相比于现有方案,在压缩效率、重构质量、计算效率上均得到了明显提升。此外,基于改进方案的视频编解码系统,功能完善,编码效率高,解码延迟较低,能够满足资源受限的应用场景,从而证实了DCVS方案在实际应用中的有效性和可实施性。
吴胜兵[2]（2020）在《基于海思Hi3521A芯片H264编解码视频传输》文中研究表明随着物联网时代的到来,一些领域（如导弹飞行视频监控领域）对视频低延时、低带宽传输提出越来越高的要求。市面上相关的视频实时传输系统时延在200ms-500ms不等,且存在因传输带宽大而丢帧严重的情况。不能很好满足实时性要求严格的传输领域。在这样的需求背景下,本课题便提出了对实时视频进行低延时、低带宽传输的研究。另外,在网络环境较差的低带宽情况下,需要控制较低压缩码率来适应严重受限的网络传输能力。目前视频监控系统平台越来越小型化,要求对视频图像的编码、传输以及解码系统实现低功耗、小型化。基于以上现状,本课题基于H.264算法,展开了基于海思Hi3521A芯片H.264编解码视频传输的深入研究。为了以上系统平台,本文选择了Hi3521A作为H.264 Codec核心芯片,完成了系统硬件设计、系统嵌入式编解码软件设计以及相关上位机设计。实现了基于H.264编解码低延时、低带宽的720p30分辨率视频传输系统。在视频监控传输工程中,为了解决对高清视频低时延编解码的实时传输,经过对H.264的深入了解和研究后,提出了一种编码优化算法。该算法有效降低了系统对视频采集、图像压缩、传输和解码过程中的码率大小,有效控制了整个系统传输时延,使整个系统传输时延控制在100ms左右。同时为了降低视频传输带宽,提高视频传输质量和实时效率,本文采用了RTSP和UDP网络协议传输,并采用了FEC算法和双链路负载均衡策略来降低丢包误码率。该系统涉及的主要工作有:查阅视频编解码传输原理相关资料、降低时延和丢包误码率优化算法研究、降低带宽系统优化研究、SoC芯片选型、系统硬件设计、系统嵌入式编解码程序设计、相关上位机软件设计以及软硬件联调。其中系统硬件设计部分以Hi3521A为核心,搭载外围设备（如摄像头、显示器、DDR3、以太网卡等）来设计完成。编解码程序是在PC机（Ubuntu系统）上开发和编译完成并运行在硬件开发板上的嵌入式程序。两个上位机软件的设计基于C++语言和GUI开发程序Qt,运行与PC机上,实现带宽调试以及丢帧误码率的统计。经过软硬联调后,系统能满足低延时、低带宽传输指标（时延低于120ms,1200-1500码率下带宽不超过200KB/s）要求。并且带宽调试上位机软件能实现不同码率值下系统带宽的调试。丢帧误码率统计上位机软件能实现丢帧和误码率的实时统计以及通过视频播放的质量来验证相关丢帧误码率统计的正确性。
郑帅[3]（2020）在《基于压缩感知的多媒体通信技术研究》文中研究说明移动无线通信以及多媒体信号传感器技术的快速发展,使得移动智能终端以及多媒体传感器网络等在人们的生活中得以迅速普及。基于移动终端的多媒体服务催生了编码端资源受限的新型多媒体应用场景。传统多媒体信号编解码标准复杂的编码端处理过程不利于以上行链路数据流为主的新场景下的多媒体服务。压缩感知技术作为一种新的信号采样压缩技术为降低编码端的复杂度、提高编码效率提供了可能。当信号本身或在某个变换域内具有稀疏性时,压缩感知技术可以仅用少量的测量值完全表示该信号并重构出原始信号。压缩感知技术有效降低了信号的采样速率、达到了信号采样与压缩的同步实现,有效降低了信息采集与存储的成本。基于压缩感知的图像及视频编解码系统研究对于推动新场景下多媒体通信服务的进一步发展具有重要的意义。然而基于压缩感知的图像及视频编解码系统在重构质量上相比于传统的方案仍有一定的差距,而且结合具体的应用场景,编码端的编码效率仍有进一步提升的空间。针对当下压缩感知多媒体通信系统存在的解码质量低、算法适用性差等问题,本论文深入研究了多媒体信号的时空特性,并结合压缩感知的采样编码及解码重构过程,对基于压缩感知的图像及视频重构算法以及面向终端到云视频通信场景下的压缩感知视频传输提出了一系列改进方案。本论文的主要贡献如下:第一,提出了一种基于图像残差转换的多级压缩感知图像重构算法。针对图像重构可用信息匮乏,图像内容差异性大等导致的图像压缩感知重构算法适用性差的问题,论文提出了一种新的多级压缩感知图像重构系统。新系统将图像重构过程划分为多个阶段,根据不同的重构阶段中图像自身在内容以及结构特征上的变化特性,利用约束项自适应的压缩感知重构模型对各阶段进行重构处理。针对不同阶段的图像特征,采用不同的正则化约束项以最大程度恢复图像原始特征信息,改善了压缩感知重构图像的客观和视觉质量,提高了算法的适用性。第二、提出了一种新的分布式视频压缩感知重构系统。针对当下视频压缩感知重构质量低,非关键帧重构质量波动起伏严重等问题,论文深入研究了关键帧与非关键帧的重构过程,分别给出了各自的改进重构方案。对于关键帧重构,设计了一种联合全差分重构与多假设重构的二次重构系统。新系统无需借助相邻的非关键帧提供边信息,有效避免了传统关键帧二次重构中存在的解码时延问题,极大地提高了关键帧的重构质量。对于非关键帧重构,首次在非关键帧重构中利用交叉重构的方式引入相邻的非关键帧作为辅助参考帧,有效抑制了图像组内侧非关键帧的重构质量下滑问题;并且通过自适应的选择多假设权重估计模型,既能够在低采样速率下确保边信息估计的精度,又可以避免高采样速率时计算复杂度的急剧增加。新提出的重构系统在维持计算复杂度较低的情况下极大地提高了分布式视频压缩感知系统的重构性能。第三、提出了一种高效的面向端到云上行链路的压缩感知视频编解码系统。结合压缩感知的技术特点,论文就视频上行传输场景中的视频编码,信道传输以及云端解码三个方面进行了深入学习与研究。在编码端,利用编码端重构的关键视频帧,设计了一种新的基于跳跃块的压缩感知残差编码系统,可以有效避免对于编码端视频帧间冗余图像块的计算开销。并且针对时变的信道状态,采用了一种基于信道状态的采样速率自适应选择方案,通过为不同的信道状态匹配相应的采样速率以调节编码端的传输速率,可以有效避免因信道质量低下而导致的链路拥塞或者传输中断问题。对于云端解码系统,结合云端服务器计算能力强、缓存空间丰富的特点,论文提出了一种新的基于多参考帧局部二次重构的非关键帧重构系统,极大地提高了非关键帧的重构质量,抑制了图像组中非关键帧重构质量的波动问题。
张文祥[4]（2019）在《基于Tilera多核处理器的HEVC多路视频流并行解码方法的设计与实现》文中研究表明HEVC是新一代视频压缩国际标准,相对比H.264/AVC标准,它可以在保证视频传输质量同等水平前提下,实现编码效率大幅提高,同时,HEVC为并行而生,在编解码超高清视频领域相比H.264/AVC更加灵活。然而,其带来了编解码效率提高的同时也带来了巨大的编、解码运算复杂度,成为推广应用的最大瓶颈。本文以多核处理器Tilera-GX36作为硬件平台,分别研究了HEVC解码算法的并行优化和多路视频流的并行解码技术。论文的主要工作和创新如下:1.研究并实现了解码过程中基于CTU单元的波前并行处理方法。基于CTU单元之间的依赖性分析,重新设计CTU依赖表和缓存交互策略,结合线程池技术,实现了基于CTU单元的波前并行算法。在图像质量保持同等可靠性的同时,极大提高了并行解码系统的并行解码效率,解决了超高清视频流帧图像局部计算复杂度过载情况。2.研究并实现了深度耦合DF和SAO的快速融合环路滤波算法。通过对HEVC解码框架中DF模块中对亮度分量去方块滤波、色度分量去方块滤波以及SAO样本自适应补偿三者之间数据依赖关系分析,重新设计解码方法流程,深度耦合DF去方块滤波和样本自适应补偿SAO,实现快速融合环路滤波。减少了核心与缓存之间的交互通信,提高了解码效率。3.研究并实现了基于集成化众核平台的多路视频流并行高速解码调度策略。针对Tilera-GX36众核平台,提出了并行的分像素插值解码算法,并且使用SSE2指令集优化实现了快速并行分像素插值优化;结合上述基于CTU颗粒度的HEVC波前并行解码算法以及快速融合环路滤波算法,在像素解码重构模块和快速环路滤波模块之间运用流水线并行技术,实现了多层次并行解码的融合;基于多核平台设计了动态多路并行调度算法,实现了二路高清视频的实时并行高速解码,提高了多核处理平台的核资源利用率以及解码执行效率。本文针对每一个算法,设计了与当下主流的算法对比实验。实验结果表明,基于CTU单元的波前并行算法比主流的OWF波前并行算法有了明显的提高,解码时间平均降低了9.9%;基于CTU单元的快速融合环路滤波算法比基于多核处理器的任务级与数据级相结合的HEVC并行解码技术与实现中的环路滤波算法有了解码帧率的显着提高,在QP为32,6核数情况下解码时间平均降低了2.3%;基于Tilera-GX36集成化众核平台的多路视频流并行高速解码调度算法可完成二路HEVC视频流自适应实时高效并行解码。最后,对于论文所做的全部工作做出了总结,同时,基于目前研究成果提出了对未来研究工作的期望。
董泽芳[5]（2019）在《基于TMS320DM8168的H.264快速视频编码算法研究》文中指出随着通信技术的快速发展,视频逐渐成为了人类传递信息的主要方式之一。于此同时,大量的视频信息给网络传输和视频存储带来了巨大的压力。由于H.264编码标准具有高效的编码效率,在视频编解码领域得到了广泛的应用。但在一些领域,比如视频会议、远程医疗、视频制导,对视频的延时要求特别高,这就使得研究H.264快速视频编码算法越发的重要。开发视频编码系统是一件十分庞大而且复杂的工程,为了缩短编码系统的开发时间,降低设计复杂度和设计的工作量,同时保证较好的实时性要求,本文采用TI推出的专门针对视频编解码的高性能处理器芯片TMS320DM8168,设计了一个视频编码硬件系统;并利用其推出的DVR-RDK软件开发包,实现了视频采集、视频编码和基于RTP协议的网络组播,最后利用视频播放软件VLC进行解码并显示。基于上文提到的视频编解码系统,本文从采集到解码等多个环节逐一分析,明确造成延时的来源,有针对性地来减小整个视频编解码系统的延时。本文主要提出以下几个方法来减小视频编码系统的延时。1.结合TMS320DM8168的多核架构,提出了帧层并行处理方法,使视频采集、视频编码和网络传输3个任务能够在多个核同时并行运行,显着提高了系统运行效率,对减小系统延时起到了关键性的作用。2.采用CBR的码率控制,来平滑码流,以此来减小编码缓冲带来的延时。3.采用了全I帧结构进行编码,一方面减小了B帧双向预测或帧重排序带来的延时,另一方面有效平滑了编码后产生的码流波动,减小了编码缓冲带来的延时。4.针对IPPP…帧结构,提出一种单一方向强制帧内刷新算法。该算法的基本思想是把一帧图像分为M个等体积的竖直条带,从左往右有序地刷新每一个竖直条带（对每一个竖直条带强制进行帧内预测编码）。按此方式,经过M帧编码后,就完成了一个完整的帧内刷新过程。在传输视频帧的时候,舍弃I帧,仅传输I帧后面的P帧,解码时可以通过强制刷新的竖直条带恢复图像。这种方式既延续了IP帧结构高效的编码效率,又能够显着地平滑编码后的码流波动,大大减小了编码缓冲的体积,所以有效地减小了缓冲延时。最后,本文搭建了一个完整的视频编解码测试系统,对本文提出的算法进行系统测试。测试结果表明,在保证良好的视频主观质量和稳定性的前提下,系统总延时在300ms以内,达到了设计要求。
蒋昊[6]（2019）在《基于深度学习的增强型视频编码的研究与应用》文中提出随着互联网的发展,视频应用需求急速增长,形式更加多样化,同时也为网络带宽和存储带来了巨大压力。虽然如HEVC等当前流行的视频压缩编码标准已经较为成熟,但面对日益增长的视频数据量和越来越灵活多变的应用场景,其压缩效率仍有进一步提升的空间和需求。与此同时,以卷积神经网络为代表的深度学习算法从2012年以来发展迅速,在图像处理、分类识别等多个领域内获得了引人注目的成果。如何将深度学习工具灵活应用于视频编解码系统中从而提升编码器压缩效率,成为了一个颇受关注的研究领域。另一方面,传统编码框架对于可编码视频的形式限制严格,在面对如虚拟现实、可交互视频等新兴应用场景时适应能力差,往往为了实现特殊功能而牺牲了压缩效率。如何运用诸如可分级编码等扩展编码标准方案对视频编码技术的应用场景进行有效扩充,也是一个值得关注的问题。基于以上背景,本文将从常规视频编码标准和可分级扩展编码标准两个方面,探究如何利用图像修复、超分辨率等深度神经网络对现有编码系统进行改进和增强,以提升视频压缩效率,并在此基础上对其实际应用进行尝试。对于常规视频编码标准,本文提出了基于神经网络在线学习的高效视频编解码系统,利用一个帧图像修复卷积神经网络（FRCNN）对解码图像进行修复,提升解码图像质量。由于在进行网络训练时,仅使用当前正在编码的视频作为数据集,FRCNN能够充分拟合该视频,即便在低码率下依旧能够达到很好的修复效果。在此基础上,我们将网络中的参数经过位宽缩减、哈夫曼编码压缩后作为编码码流的一部分传输到解码端,保证编解码一致性。与HEVC相比,我们提出的基于FRCNN的新编码系统可以实现3.8%-14.0%的BD-Rate下降。同时,FRCNN作为标准编码器的一个外挂模块,不会对原本编码器做任何修改,与HEVC是完全兼容的。针对分辨率可分级编码,我们设计了图像修复-超分辨率综合卷积神经网络来代替标准中原生的图像插值器用于处理基本层的重建图像,从而为增强层提供更加精准的层间参考,大大提升了增强层的编码效率。该网络包含修复子网络、超分子网络前后两个部分并分别设置了不同的目标函数,可以加快网络训练、提升处理效果。实验证明,使用该定制网络可以使增强层比特率减少最高40%,总码流平均减少5.3%。在此增强可分级编码器的基础上,我们还设计了全景视频应用场景下的高效在线可伸缩编码解决方案,希望为现有编码标准灵活应用于新兴视频应用场景提供新的思路。
肖夫强[7]（2018）在《基于多核DSP处理器的高性能视频编解码技术研究》文中提出视频编码,也叫视频压缩,是当今信息化时代图像处理领域的一个重要研究方向。视频编码是指利用视频数据的相关性去除图像信息中的冗余,这些冗余主要包括图像空间相关性、时间相关性和频域相关性带来的信息冗余和编码符号在统计学上的冗余。根据压缩算法是否产生失真,将视频压缩分为有损压缩和无损压缩。随着视频分辨率、帧率和图像深度的不断提高,传统的编码标准已经无法满足高压缩率的需求。H.265/HEVC作为一种新的编码标准极大的提高了视频编码效率,但同时也带来了计算复杂度数十倍的增加,从而导致编码速度过慢。视频编码研究的主要方向有两个,一是充分挖掘图像相关性、去除信息冗余来提高编码性能,二是在保证编码质量的前提下提高编码速度。本文的主要目的是从优化编码算法和利用多核DSP处理器的优势两方面提高编码速度,并设计实现了可以实际应用的视频编解码系统。帧内预测编码技术主要是去除信息在空间上的冗余,通过遍历35种预测模式,计算拉格朗日率失真代价来选取最优的预测模式。最优预测模式选取分为粗选和细选两个过程,虽然在粗选过程中通过哈达玛变换代替离散余弦变换和离散正弦变换来提高计算速度,但是其本质仍然是一种穷举算法。本文利用大部分图像或者一幅图像的大部分区域都是平坦的这一特点,通过统计35种预测模式最终被选为最优预测模式的次数和概率,然后对预测模式分组,组内分类,对概率不同的预测模式分配不同的计算资源来优化粗选过程。结果表明在保证图像质量的前提下可以有效提高I图像编码速度,与x265相比在相同条件下速度提升10%左右。多核DSP处理器在视频编码方面具有很大优势。本文选择C6678多核DSP为平台,实现了符合H.265/HEVC标准的单核视频编码器。为了提高编码速度发挥多核处理器的优势,设计并实现了以图像组为单位请求分发的多核并行编码器。由于封闭式图像组之间的相互独立性,基于图像组的并行可以减少多核之间的同步、协调工作。编码器设计中通过将视频数据存放在多核共享DDR中以避免大量数据在核间传递,同时将数据按照bank分开存储来降低多核竞争共享存储器带来的CPU周期浪费。在编解码系统实现中,设计了双发送、双接收缓冲区的图像缓存机制来实现传输和编码的异步操作,通过请求响应机制和数据包封装来进行流量控制。通过测试结果表明,多核DSP在进行视频编码方面性能优越,对于标清视频,编码速度可以达到25fps以上,可以应用到实际的编解码场景中。
李云鹏[8]（2018）在《HEVC帧间编码器算法优化》文中研究指明相比于H.264/AVC,由ITU-T和ISO/IEC联合提出的新一代视频编码标准HEVC在保有出色的客观编码质量的同时,实现了压缩效率上的巨大提升。这主要是由于HEVC采取了新的编码优化技术,包括CU/PU/TU复合分层编码体系,采样点自适应偏移,环路滤波等等。然而,复杂的编码结构却引入了很大的计算量,使得编码器的计算复杂度严重增加,编码的实时性受到极大挑战。因此,如何在尽可能地不影响编码性能的前提下减少编码复杂度,成为了视频编码领域的研究热点。目前,学者们对于编码复杂度的优化工作多集中于软件编码层面;考虑到硬件编码器的设计,这些优化算法的缺陷在于两个方面:第一,编码复杂度的优化具有不确定性,即最大编码复杂度并未减少;第二,算法利用了相邻编码块之间的相关性进行估计,破坏了编码过程中的并行性。本文致力于解决HEVC帧间预测编码模式的编码复杂度过高的问题。在帧间预测中,CU/PU/TU的组合模式判决是耗时最大的模块。我们的算法从CU层面和PU层面出发来对此模式判决过程进行优化:一,以误差曲面模型拟合为基础,提出一种分像素精度运动估计（FME）快速算法;二,以CNN为基础,提出CU分割模式判决快速算法。本文提出的算法创新点在于:·利用统计数据来分析FME过程的误差分布特点,并使用恰当的函数模型对误差曲面进行拟合,根据函数模型即可直接得到最优四分之一精度运动向量的预测值,达到缩减运动向量搜索数量的目的,实现了编码复杂度与编码质量之间的折中;·充分挖掘图像内在纹理与编码模式之间的联系;引入特定结构的CNN来对非同质块以编码模式为依据进行分类,以减少CU编码候选模式的最大数量,最终使得HEVC帧间编码模式加速了45%,压缩效率损失为BDBR=+2.91%,图像质量损失为BDPSNR=-0.1114dB;·算法没有破坏原有RDO过程中的并行特性,并且可以减少最大编码复杂度,因此能够在软件编码器和硬件编码器平台上应用;与同类的算法相比,我们提出的算法产生的编码性能更优,并且适用范围更广。
高李娜[9]（2017）在《H.264视频编解码的FPGA实现》文中研究说明H.264视频压缩标准是近年来最流行也最成熟的视频压缩标准,国外的研究者对H.264硬件编解码器的IP核实现已经做到相当高的水平,鉴于此类IP核的使用不能通过相关参数满足各种场景的特定应用以及使用此类IP核时需要支付昂贵的费用,所以自己开发H.264视频编解码的硬件系统是非常有必要和有挑战性的。H.264视频压缩标准卓越的压缩性能是以高的复杂度以及庞大的计算量为代价实现的,为了使本文H.264帧内视频编解码系统硬件实现的开发周期相对变短、设计复杂度相对降低以及设计的工作量相对降低,本文基于Xilinx HLS开发工具提出H.264帧内视频压缩编码系统硬件实现的嵌入式架构,在较高的层次内实现了H.264帧内视频编解码系统的硬件开发。本文针对上述嵌入式架构中的码率控制模块采取MicroBlaze嵌入式软核实现,并且对码率控制模块的算法实现进行优化,使得第一帧编码图像的码率控制可以在600us内完成,其余帧编码图像的码率控制可以在13us内完成,这意味着码率控制的速度丝毫不会影响整个帧内编码系统的实现速度;本文针对上述嵌入式架构中的宏块参考信息加载与更新模块提出一行零一个宏块参考信息的存储逻辑,相比较原本算法存储一帧编码图像所有宏块参考信息的存储逻辑来说减少了26%的BRAM使用,避免了硬件资源的浪费;本文针对上述嵌入式架构中的帧内预测与重建模块提出Intra4×4、Intra16×16与Intra8×8三种预测方式及其每一种预测模式均并行实现的结构,其中对Intra4×4预测方式的9种预测模式的计算公式进行重构使得9种预测模式的计算可以在一个时钟周期内完成,并进一步采取4×4子块16个像素并行、非参考像素不进行重建以及仅选择有效预测模式进行比较等方法加快Intra4×4预测方式的实现,同时根据Intra16×16与Intra8×8预测方式Plane预测模式计算过程中4×4子块内与4×4子块间的递加规律提出16×16块划分为16个4×4子块进行循环处理,进一步采取仅实现参考像素的重建加快Intra16×16预测方式的实现并减少Intra16×16预测模式的资源消耗。本文上述嵌入式架构的HLS仿真结果与硬件实现结果一致,即实现编码的速度均是1.68cycles/pixel,足够处理1080P@25Hz视频序列的实时编码。本文通过上述嵌入式架构压缩编码前与硬件解码后图像质量的主观评价与客观评价进一步说明了该嵌入式架构实现H.264帧内编码系统的有效性和可行性。
周嘉彬[10]（2017）在《基于TMS320DM385的低延时H.264视频编码算法研发》文中提出视频是人类获取信息的重要途径,随着视频技术的发展,基于嵌入式平台的实时视频编解码系统在军用、民用等领域发挥了越来越重要的作用。H.264由于优秀的编码效率和发达的产业链,在视频编解码领域被广泛使用。使用环境的多样化,对实时编解码系统的延时性提出了更高的要求,因此低延时视频编码算法具有很好的工程应用价值。本文研发了一种基于TMS320DM385平台的低延时H.264视频编码算法,能够有效降低编解码系统中各个环节的延时。将一帧图像分成4个slice进行编码,对编解码系统中各个模块采用多级流水slice并行的结构,包括视频采集预处理、视频编码、码流传输和视频解码等模块,充分利用这些模块的处理器以降低整个系统延时;采用全部是P帧的编码结构降低重排序延时和缓存延时,并针对这种结构研发了一种固定方向的内刷新Ⅰ条算法代替Ⅰ帧;研发了一种码率控制算法,在刷新周期级、帧级和宏块级分别对量化参数进行调整,进一步平滑编码后的码流以降低缓存延时;通过这些算法降低整个系统延时。编解码系统的测试结果表明,本文研发的低延时编码算法视频质量良好,编码后码率稳定,1080P30视频经过整个编解码系统的延时在90ms以内,本文研发的算法已在某研究所无人机图传系统中得到应用。
二、实时视频编解码系统加速策略研究（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、实时视频编解码系统加速策略研究（论文提纲范文）
（1）自适应分布式视频压缩感知系统的设计与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 课题研究背景以及研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 压缩感知研究现状 |
| 1.2.2 分布式压缩感知研究现状 |
| 1.3 研究内容及结构安排 |
| 第二章 分布式视频压缩感知技术 |
| 2.1 压缩感知技术 |
| 2.1.1 信号的稀疏表示 |
| 2.1.2 信号的观测矩阵 |
| 2.1.3 稀疏信号的重构 |
| 2.2 分布式视频编码 |
| 2.2.1 分布式编解码理论基础 |
| 2.2.2 现有成熟的分布式视频方案 |
| 2.2.3 分布式压缩感知编解码 |
| 2.3 本章小结 |
| 第三章 自适应分布式压缩感知编解码方案 |
| 3.1 方案概述 |
| 3.2 MH-DCVS编码方案的改进 |
| 3.2.1 基于图像纹理分布的关键帧自适应采样编码 |
| 3.2.2 基于帧间相似度的非关键帧自适应选择编码 |
| 3.3 BCS-SPL重构算法的改进 |
| 3.3.1 BCS-SPL算法 |
| 3.3.2 BCS-SPL算法改进方案 |
| 3.4 编解码器的设计与实现 |
| 3.4.1 编码器的设计与实现 |
| 3.4.2 解码器的设计与实现 |
| 3.5 本章小结 |
| 第四章 视频编解码系统的设计与实现 |
| 4.1 系统总体设计 |
| 4.2 界面设计与实现 |
| 4.2.1 客户端 |
| 4.2.2 服务端 |
| 4.3 系统模块设计与实现 |
| 4.3.1 视频采集模块 |
| 4.3.2 视频编码模块 |
| 4.3.3 视频传输模块 |
| 4.3.4 视频解码模块 |
| 4.4 系统运行过程优化 |
| 4.4.1 基于CPU多线程的系统逻辑优化 |
| 4.4.2 基于GPU并行计算的重构过程优化 |
| 4.5 本章小结 |
| 第五章 算法仿真分析与系统测试 |
| 5.1 重构质量评价标准以及实验平台选择 |
| 5.1.1 客观评价 |
| 5.1.2 主观评价 |
| 5.1.3 实验平台 |
| 5.2 编码方案仿真与分析 |
| 5.3 BCS-SPL改进算法的仿真与分析 |
| 5.4 ADCVS方案的仿真与分析 |
| 5.5 ADCVS编解码系统测试 |
| 5.5.1 系统功能测试 |
| 5.5.2 系统压缩性能测试 |
| 5.5.3 系统重构质量测试 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文总结 |
| 6.2 未来展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（2）基于海思Hi3521A芯片H264编解码视频传输（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外的研究现状 |
| 1.2.1 图像压缩算法研究现状 |
| 1.2.2 视频编解码的实现技术 |
| 1.3 嵌入式视频实时编解码系统的技术难点 |
| 1.4 课题研究内容及论文结构安排 |
| 第二章 H.264 标准的关键技术研究 |
| 2.1 H.264 视频编码标准的发展 |
| 2.2 H.264 的分层模型 |
| 2.2.1 H.264 的视频编码层 |
| 2.2.2 H.264 的网络抽象层NAL |
| 2.3 H.264 编码技术 |
| 2.3.1 帧内编码 |
| 2.3.2 帧间编码 |
| 2.3.3 变换编码与量化 |
| 2.3.4 熵编码 |
| 2.3.5 环路滤波器 |
| 2.3.6 H.264 编解码流程 |
| 2.4 本章小结 |
| 第三章 系统方案及优化 |
| 3.1 系统技术方案 |
| 3.2 SoC芯片的选型 |
| 3.3 降低时延的编码优化算法 |
| 3.3.1 QP调整 |
| 3.3.2 编码模型优化 |
| 3.3.3 传输码率设置 |
| 3.3.4 时延与I帧控制 |
| 3.3.5 提高组帧速率 |
| 3.3.6 编码时延分析 |
| 3.4 传输带宽系统优化设计 |
| 3.4.1 低码率的编码控制 |
| 3.4.2 网络传输优化 |
| 3.5 降低丢包误码率优化算法 |
| 3.5.1 数据差错控制 |
| 3.5.2 FEC算法纠错过程 |
| 3.6 所需仪器和工具软件 |
| 3.7 系统的技术指标 |
| 3.8 本章小结 |
| 第四章 嵌入式系统硬件设计 |
| 4.1 系统功能框架图 |
| 4.2 硬件设计原理 |
| 4.3 硬件模块分析 |
| 4.3.1 编解码处理器 |
| 4.3.2 电源模块 |
| 4.3.3 时钟和复位模块 |
| 4.3.4 内存模块 |
| 4.3.5 以太网传输模块 |
| 4.3.6 视频输入模块 |
| 4.3.7 视频输出模块 |
| 4.4 硬件实物图 |
| 4.5 本章小结 |
| 第五章 系统软件设计 |
| 5.1 嵌入式编解码程序设计 |
| 5.1.1 寄存器配置 |
| 5.1.2 获取本地编码参数 |
| 5.1.3 开启UDP网络通信 |
| 5.1.4 系统初始化 |
| 5.1.5 捕获通道数据和绑定视频输入 |
| 5.1.6 开始视频流编码 |
| 5.1.7 开启线程以获取编码数据 |
| 5.1.8 编码后的数据组帧UDP发送 |
| 5.2 带宽调试上位机软件设计 |
| 5.2.1 Qt简介 |
| 5.2.2 软件设计 |
| 5.2.2.1 界面区域划分 |
| 5.2.2.2 开发实现 |
| 5.2.3 软件操作流程 |
| 5.3 视频丢帧误码率上位机软件设计 |
| 5.3.1 FFmpeg简介 |
| 5.3.2 软件设计 |
| 5.3.2.1 设计架构 |
| 5.3.2.2 视频数据帧结构 |
| 5.3.2.3 误码率统计 |
| 5.3.2.4 丢帧统计 |
| 5.3.2.5 使用FFmpeg解码播放 |
| 5.3.4 软件操作流程 |
| 5.4 本章小结 |
| 第六章 系统测试 |
| 6.1 系统测试和时延测量 |
| 6.2 带宽测试 |
| 6.3 丢帧误码率统计测试 |
| 6.4 本章小结 |
| 第七章 总结和展望 |
| 7.1 总结 |
| 7.2 论文的主要创新点 |
| 7.3 展望 |
| 致谢 |
| 参考文献 |
（3）基于压缩感知的多媒体通信技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 压缩感知多媒体通信研究现状 |
| 1.2.1 压缩感知图像编解码系统 |
| 1.2.2 压缩感知视频编解码系统 |
| 1.3 课题来源及主要贡献 |
| 1.4 论文章节安排 |
| 第二章 压缩感知技术介绍 |
| 2.1 压缩感知基本理论 |
| 2.1.1 压缩感知采样 |
| 2.1.2 压缩感知重构 |
| 2.2 经典的压缩感知多媒体通信系统 |
| 2.2.1 DISCOS系统与分布式块编码 |
| 2.2.2 DCVS系统与多假设 |
| 2.3 本章总结 |
| 第三章 基于多级残差重构的压缩感知图像编解码系统 |
| 3.1 压缩感知图像编解码系统 |
| 3.2 基于多级残差重构的CS图像重构算法 |
| 3.2.1 面向原始输入图像的初级重构 |
| 3.2.2 面向残差图像的初始残差重构 |
| 3.2.3 面向残差图像的二级残差重构 |
| 3.3 实验结果 |
| 3.3.1 各重构阶段重构性能对比 |
| 3.3.2 整体重构性能对比 |
| 3.3.3 时间复杂度对比 |
| 3.4 本章总结 |
| 第四章 基于改进的重构系统的分布式视频压缩感知系统 |
| 4.1 视频压缩感知重构 |
| 4.2 改进的分布式视频压缩感知重构系统 |
| 4.2.1 联合全差分与多假设的关键帧二次重构系统 |
| 4.2.2 基于位置的多参考帧交叉重构 |
| 4.2.3 自适应多假设权重估计模型 |
| 4.3 实验结果 |
| 4.3.1 新迭代终止判决的全差分重构性能 |
| 4.3.2 基于位置交叉重构的非关键帧重构性能 |
| 4.3.3 整体系统性能对比 |
| 4.4 本章总结 |
| 第五章 基于压缩感知的端到云视频编解码系统 |
| 5.1 面向终端到云的视频传输 |
| 5.2 端到云压缩感知视频编解码系统 |
| 5.2.1 基于跳跃块的压缩感知残差编码 |
| 5.2.2 基于信道状态的自适应采样速率调整 |
| 5.2.3 基于局部二次重构的非关键帧交叉重构 |
| 5.3 实验结果 |
| 5.3.1 自适应残差编码系统性能对比 |
| 5.3.2 非关键帧重构质量对比 |
| 5.3.3 系统整体性能对比 |
| 5.4 本章总结 |
| 第六章 总结与展望 |
| 6.1 文章总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（4）基于Tilera多核处理器的HEVC多路视频流并行解码方法的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 专用术语注释表 |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 相关技术背景 |
| 1.2.1 视频编解码的国际标准发展简介 |
| 1.2.2 多核技术发展简介 |
| 1.2.3 TILERA平台简介 |
| 1.3 国内外研究现状 |
| 1.4 课题的研究内容与安排 |
| 1.4.1 课题的研究内容 |
| 1.4.2 本文安排 |
| 第二章 HEVC视频编解码标准与并行化结构分析 |
| 2.1 概述 |
| 2.2 HEVC编码基本模块简介 |
| 2.2.1 四叉树结构 |
| 2.2.2 帧内预测 |
| 2.2.3 帧间预测 |
| 2.2.4 环路滤波 |
| 2.3 HEVC可并行化方式 |
| 2.3.1 GOP级并行 |
| 2.3.2 Frame级并行 |
| 2.3.3 Slice级并行 |
| 2.3.4 Tile级并行 |
| 2.3.5 WPP波前并行 |
| 2.3.6 OWF重叠波前并行 |
| 2.4 HEVC解码模块分析 |
| 2.4.1 HEVC解码基本流程 |
| 2.4.2 HEVC解码模块分析 |
| 2.5 本章小结 |
| 第三章 基于CTU单元的HEVC波前并行解码算法 |
| 3.1 概述 |
| 3.2 HEVC标准中的并行解码算法CTU依赖性分析 |
| 3.2.1 CTU依赖性分析 |
| 3.2.2 现有波前并行解码方案分析 |
| 3.3 基于CTU单元的波前并行解码算法分析与设计 |
| 3.3.1 基于CTU单元依赖关系分析及依赖表建立 |
| 3.3.2 基于CTU单元并行解码算法设计与实现 |
| 3.3.3 基于CTU单元的波前并行方案的性能分析 |
| 3.4 本章小结 |
| 第四章 基于CTU的快速融合环路滤波算法的实现 |
| 4.1 概述 |
| 4.2 HEVC环路滤波可并行化及依赖关系分析 |
| 4.2.1 去方块滤波可并行化分析 |
| 4.2.2 样本自适应补偿可并行化分析 |
| 4.3 基于CTU单元的快速融合环路滤波算法设计与实现 |
| 4.3.1 去方块滤波与样本自适应补偿的数据依赖性分析 |
| 4.3.2 快速融合环路滤波算法 |
| 4.3.3 快速融合环路滤波算法性能分析 |
| 4.4 本章小结 |
| 第五章 基于多核处理器的HEVC多路视频流并行解码 |
| 5.1 概述 |
| 5.2 基于CTU单元的多层次并行解码算法设计与实现 |
| 5.2.1 多层次并行解码算法基本思路 |
| 5.2.2 多层次并行解码算法设计与实现 |
| 5.3 HEVC分像素插值指令集并行优化设计与实现 |
| 5.3.1 分像素插值过程分析 |
| 5.3.2 指令集优化分析 |
| 5.3.3 分像素插值指令集并行优化 |
| 5.4 基于多核处理器的多路视频流并行解码设计 |
| 5.4.1 基本设计思路 |
| 5.4.2 基于多核处理器的多路视频流并行解码方法设计 |
| 5.4.3 多路视频流并行解码方法性能分析 |
| 5.5 本章小结 |
| 第六章 实验结果与实验分析 |
| 6.1 实验环境与并行算法评估指标 |
| 6.1.1 Tilera-GX36 实验硬件平台 |
| 6.1.2 Tilera-GX36 多核开发环境 |
| 6.1.3 实验测试视频序列 |
| 6.2 基于CTU单元的波前并行算法的实验结果及分析 |
| 6.3 快速融合环路滤波算法的实验结果及分析 |
| 6.4 基于多核处理平台的多路视频流并行解码系统的实验结果及分析 |
| 6.4.1 多层次并行解码算法实验结果及对比分析 |
| 6.4.2 动态多路视频流调度算法实验结果及对比分析 |
| 6.5 本章小结 |
| 第七章 总结与展望 |
| 7.1 总结 |
| 7.2 展望 |
| 参考文献 |
| 附录1 攻读硕士学位期间撰写的论文 |
| 致谢 |
（5）基于TMS320DM8168的H.264快速视频编码算法研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外相关研究现状 |
| 1.2.1 视频编码标准发展历程 |
| 1.2.2 快速视频编码技术 |
| 1.2.3 编码器实现平台 |
| 1.3 本文所做工作及内容安排 |
| 第二章 相关技术介绍 |
| 2.1 TMS320DM8168硬件平台介绍 |
| 2.2 DVR-RDK软件开发包介绍 |
| 2.2.1 Mc FW多通道软件开发框架 |
| 2.2.2 Link机制 |
| 2.2.3 多核间通信机制 |
| 2.3 H.264 编码标准介绍 |
| 2.3.1 H.264 编码标准基本概念 |
| 2.3.2 档次和级 |
| 2.3.3 H.264 的分层结构 |
| 2.3.4 H.264 编解码原理 |
| 2.3.5 帧内预测 |
| 2.3.6 帧间预测 |
| 2.3.7 变换与量化 |
| 2.3.8 去块效应滤波 |
| 2.3.9 码率控制 |
| 2.4 本章小结 |
| 第三章 基于DM8168视频编码系统的总体设计 |
| 3.1 需求分析 |
| 3.1.1 功能需求 |
| 3.1.2 性能需求 |
| 3.1.3 稳定性需求 |
| 3.2 基于TMS320DM8168的硬件系统设计 |
| 3.3 基于DVR-RDK的软件系统设计 |
| 3.3.1 基于link设计的数据链路 |
| 3.3.2 采集模块设计 |
| 3.3.3 编码模块设计 |
| 3.3.4 网络传输模块设计 |
| 3.4 本章小结 |
| 第四章 快速视频编码算法 |
| 4.1 视频编解码系统的延时环节分析 |
| 4.2 基于帧层的并行处理方法 |
| 4.3 H.264 码率控制算法研究及改进 |
| 4.3.1 JVT-H017提案的码率控制算法研究 |
| 4.3.2 基于快速视频编码的码率控制算法改进 |
| 4.4 H.264 编码模式研究 |
| 4.4.1 帧内编码模式 |
| 4.4.2 IP编码模式 |
| 4.4.3 帧内刷新编码模式 |
| 4.4.4 仿真结果与分析 |
| 4.5 帧内刷新算法研究及改进 |
| 4.5.1 运动自适应帧内刷新算法研究 |
| 4.5.2 基于快速视频编码的帧内刷新方向选择 |
| 4.5.3 仿真结果与分析 |
| 4.6 本章小结 |
| 第五章 系统测试与结果分析 |
| 5.1 测试系统的搭建 |
| 5.1.1 基于DM8168平台的硬件系统搭建 |
| 5.1.2 基于DVR-RDK开发包的软件系统搭建 |
| 5.2 功能测试 |
| 5.3 性能测试 |
| 5.3.1 码流波动测试 |
| 5.3.2 延时测试 |
| 5.4 稳定性测试 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（6）基于深度学习的增强型视频编码的研究与应用（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 引言 |
| 1.2 视频编码基本原理及其发展 |
| 1.2.1 视频编码标准发展概况 |
| 1.2.2 通用视频编解码的基本原理 |
| 1.3 深度学习技术简介 |
| 1.4 主要研究工作及论文结构安排 |
| 第二章 视频编解码与深度学习介绍 |
| 2.1 视频编码 |
| 2.1.1 HEVC编码框架 |
| 2.1.2 帧内预测 |
| 2.1.3 帧间预测 |
| 2.1.4 变换、量化、熵编码与环路滤波 |
| 2.2 可分级编码 |
| 2.3 深度学习在图像领域的应用 |
| 2.3.1 几种常见网络结构介绍 |
| 2.3.2 CNN用于图像超分辨率与修复 |
| 2.3.3 网络压缩 |
| 2.4 本章小结 |
| 第三章 基于深度学习的增强型通用视频编码系统 |
| 3.1 增强编码器设计 |
| 3.1.1 相关工作 |
| 3.1.2 基于深度在线学习帧图像修复网络的增强视频编码器 |
| 3.2 帧修复网络的选取与定制 |
| 3.2.1 图像修复网络的选取 |
| 3.2.2 损失函数定制 |
| 3.2.3 BN层选取 |
| 3.2.4 网络参数压缩 |
| 3.2.5 最终网络结构 |
| 3.3 实验结果及分析 |
| 3.3.1 性能对比 |
| 3.3.2 超参数设置 |
| 3.4 本章小结 |
| 第四章 基于深度学习的增强型可分级编码系统及其应用 |
| 4.1 方案设计 |
| 4.2 应用于视频图像的超分辨率网络设计 |
| 4.2.1 通用超分辨率网络在视频图像领域的适应性分析 |
| 4.2.2 高效视频图像修复和超分辨率网络的构建 |
| 4.3 实验结果及分析 |
| 4.4 可分级编码应用于VR全景视频 |
| 4.4.1 问题描述 |
| 4.4.2 方案设计 |
| 4.4.3 实验结果 |
| 4.5 本章小结 |
| 第五章 总结与展望 |
| 5.1 研究工作总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（7）基于多核DSP处理器的高性能视频编解码技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 编码标准制定 |
| 1.2.2 编码研究现状 |
| 1.3 本文组织结构 |
| 第二章 视频编码标准 |
| 2.1 视频编码结构 |
| 2.1.1 编码结构概述 |
| 2.1.2 树形编码单元 |
| 2.2 预测编码 |
| 2.2.1 帧内预测编码 |
| 2.2.2 帧间预测编码 |
| 2.3 变换和量化 |
| 2.3.1 变换 |
| 2.3.2 量化 |
| 2.4 环路后处理 |
| 2.5 熵编码 |
| 2.5.1 HEVC中熵编码 |
| 2.5.2 变换系数熵编码 |
| 2.6 本章小结 |
| 第三章 基于DSP的HEVC视频编码器 |
| 3.1 DSP编码器设计与实现 |
| 3.1.1 DSP |
| 3.1.2 编码器实现和优化 |
| 3.2 帧内预测算法优化 |
| 3.2.1 帧内预测分析 |
| 3.2.2 帧内预测优化 |
| 3.2.3 算法性能评价 |
| 3.2.4 实验结果与讨论 |
| 3.3 DSP多核并行编码 |
| 3.3.1 WPP并行机制 |
| 3.3.2 GOP编码并行 |
| 3.3.3 并行设计与实现 |
| 3.4 实验结果与分析 |
| 3.5 本章小结 |
| 第四章 基于多核DSP的视频编解码系统 |
| 4.1 编解码系统总体设计 |
| 4.2 系统逻辑模块设计 |
| 4.2.1 多核通信设计 |
| 4.2.2 数据I/O接口 |
| 4.2.3 存储系统分配 |
| 4.2.4 图像处理缓存 |
| 4.2.5 可变缓冲区 |
| 4.2.6 数据包结构 |
| 4.2.7 请求响应机制 |
| 4.3 系统性能测试 |
| 4.3.1 图像质量测试 |
| 4.3.2 编码速度测试 |
| 4.3.3 系统延时测试 |
| 4.4 本章小结 |
| 第五章 总结和展望 |
| 5.1 研究总结 |
| 5.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）HEVC帧间编码器算法优化（论文提纲范文）
| 摘要 |
| Abstract |
| 第1章 引言 |
| 第2章 视频编解码技术简介 |
| 2.1 视频编解码原理 |
| 2.1.1 视频的表达形式 |
| 2.1.2 视频编解码流程概述 |
| 2.1.3 视频编解码性能评价标准 |
| 2.2 HEVC编码器架构 |
| 2.2.1 运动估计算法 |
| 2.2.2 基于RDO的帧间预测过程 |
| 2.3 本章总结 |
| 第3章 快速分像素运动估计算法 |
| 3.1 研究综述 |
| 3.2 以二阶多项式误差曲面模型为基础的FME算法 |
| 3.2.1 误差曲面估计方法 |
| 3.2.2 与已有的不同模型的比较 |
| 3.2.3 插值简化 |
| 3.3 实验结果 |
| 3.4 本章总结 |
| 第4章 以CNN为基础的快速CU模式判决算法 |
| 4.1 研究综述 |
| 4.2 以CNN为基础的CU分割模式判决算法 |
| 4.2.1 同质性检测 |
| 4.2.2 CNN结构和训练方法 |
| 4.3 实验结果 |
| 4.4 本章总结 |
| 第5章 CNN的硬件设计及验证 |
| 5.1 研究综述 |
| 5.2 CNN硬件设计 |
| 5.2.1 非线性激活函数的拟合 |
| 5.2.2 浮点数的表示形式 |
| 5.2.3 CNN硬件设计架构 |
| 5.3 实验结果 |
| 5.4 本章总结 |
| 第6章 工作总结与未来展望 |
| 参考文献 |
| 致谢 |
| 个人简历、在学期间发表的学术论文与研究成果 |
（9）H.264视频编解码的FPGA实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 国内外发展现状 |
| 1.3 本文所做工作及内容安排 |
| 第二章 H.264 帧内编解码系统 |
| 2.1 H.264 帧内编码系统总体介绍 |
| 2.2 H.264 帧内解码系统总体介绍 |
| 2.3 H.264 帧内编码系统模块介绍 |
| 2.3.1 帧内预测 |
| 2.3.2 DCT变换与逆变换 |
| 2.3.3 熵编码 |
| 2.3.4 码率控制 |
| 2.4 本章小结 |
| 第三章 H.264 帧内编解码系统的硬件实现 |
| 3.1 H.264 帧内编解码系统硬件实现的总体架构 |
| 3.2 码率控制模块 |
| 3.3 宏块参考信息加载与更新模块 |
| 3.3.1 宏块参考信息更新 |
| 3.3.2 宏块参考信息加载 |
| 3.4 帧内预测与重建模块 |
| 3.4.1 帧内预测与重建模块并行处理架构 |
| 3.4.2 Intra4×4 预测与重建 |
| 3.4.3 Intra16×16 与Intra8×8 预测与重建 |
| 3.5 本章小结 |
| 第四章 硬件实现结果与分析 |
| 4.1 硬件实现环境 |
| 4.2 HLS仿真结果与分析 |
| 4.3 硬件实现结果与分析 |
| 4.4 本章小结 |
| 第五章 总结与展望 |
| 5.1 本文工作总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（10）基于TMS320DM385的低延时H.264视频编码算法研发（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 绪论 |
| 1.1 研究背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 视频编码技术的发展 |
| 1.2.2 低延时视频编码技术的研究现状 |
| 1.3 本文研究内容 |
| 1.4 本文组织结构 |
| 2 相关技术概述 |
| 2.1 视频编码基础 |
| 2.1.1 视频编码基本概念 |
| 2.1.2 视频编码理论基础 |
| 2.2 H.264编码标准 |
| 2.2.1 H.264概述 |
| 2.2.2 帧内预测和帧间预测 |
| 2.2.3 整形变换和量化 |
| 2.2.4 熵编码 |
| 2.2.5 去块滤波 |
| 2.2.6 码率控制 |
| 2.3 TMS320DM385概述 |
| 2.3.1 TMS320DM385组成 |
| 2.3.2 HDVICP2组成 |
| 2.4 本章小结 |
| 3 编码系统概要设计 |
| 3.1 硬件平台概述 |
| 3.2 软件架构概述 |
| 3.3 接口概要设计 |
| 3.4 本章小结 |
| 4 低延时编码算法研发 |
| 4.1 算法方案分析 |
| 4.2 多级流水SLICE并行处理 |
| 4.2.1 并行分类 |
| 4.2.2 多级流水slice并行处理算法研发 |
| 4.3 低延时限制下的码率控制 |
| 4.3.1 H.264中码率控制算法 |
| 4.3.2 码率控制算法研发 |
| 4.4 帧内刷新算法 |
| 4.4.1 帧内刷新算法分类 |
| 4.4.2 低延时帧内刷新算法研发 |
| 4.4.3 低延时帧内刷新方向选择 |
| 4.5 本章小结 |
| 5 测试及结果分析 |
| 5.1 测试概要 |
| 5.1.1 测试环境 |
| 5.1.2 测试内容 |
| 5.2 测试结果及分析 |
| 5.2.1 低延时视频编码算法功能测试 |
| 5.2.2 低延时视频编码算法性能测试 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 作者简介 |
四、实时视频编解码系统加速策略研究（论文参考文献）
- [1]自适应分布式视频压缩感知系统的设计与实现[D]. 孙鹏达. 西安电子科技大学, 2020(05)
- [2]基于海思Hi3521A芯片H264编解码视频传输[D]. 吴胜兵. 电子科技大学, 2020(01)
- [3]基于压缩感知的多媒体通信技术研究[D]. 郑帅. 西安电子科技大学, 2020
- [4]基于Tilera多核处理器的HEVC多路视频流并行解码方法的设计与实现[D]. 张文祥. 南京邮电大学, 2019(02)
- [5]基于TMS320DM8168的H.264快速视频编码算法研究[D]. 董泽芳. 西安电子科技大学, 2019(02)
- [6]基于深度学习的增强型视频编码的研究与应用[D]. 蒋昊. 西安电子科技大学, 2019(02)
- [7]基于多核DSP处理器的高性能视频编解码技术研究[D]. 肖夫强. 西安电子科技大学, 2018(02)
- [8]HEVC帧间编码器算法优化[D]. 李云鹏. 清华大学, 2018(04)
- [9]H.264视频编解码的FPGA实现[D]. 高李娜. 西安电子科技大学, 2017(04)
- [10]基于TMS320DM385的低延时H.264视频编码算法研发[D]. 周嘉彬. 浙江大学, 2017(08)